Moduł oferowany także w ramach programów studiów:
Informacje ogólne:
Nazwa:
Scalone układy i systemy elektroniczne
Tok studiów:
2014/2015
Kod:
IET-1-517-s
Wydział:
Informatyki, Elektroniki i Telekomunikacji
Poziom studiów:
Studia I stopnia
Specjalność:
-
Kierunek:
Elektronika i Telekomunikacja
Semestr:
5
Profil kształcenia:
Ogólnoakademicki (A)
Język wykładowy:
Polski
Forma i tryb studiów:
Stacjonarne
Strona www:
 
Osoba odpowiedzialna:
prof. dr hab. inż. Kos Andrzej (kos@agh.edu.pl)
Osoby prowadzące:
Krótka charakterystyka modułu

Opis efektów kształcenia dla modułu zajęć
Kod EKM Student, który zaliczył moduł zajęć wie/umie/potrafi Powiązania z EKK Sposób weryfikacji efektów kształcenia (forma zaliczeń)
Wiedza
M_W001 Student posiada wiedzę w zakresie projektowania topografii układów scalonych najnowszych generacji metodą full custom, czyli od szczegółu do ogółu. Zna różne typy technologii uwzględniające możliwości różnych zastosowań. ET1A_W21, ET1A_W12, ET1A_W05, ET1A_W15 Egzamin
M_W002 Student posiada wiedzę w zakresie zależności parametrów fizycznych tranzystora MOS od topografii tego tranzystora. Rozumie jak zmiana poszczególnego parametru geometrycznego wpłynie na zmianę konkretnego parametru lub parametrów fizycznych. ET1A_W12, ET1A_W15 Egzamin
M_W004 Student rozumie ważność aspektu pozatechnicznej odpowiedzialności pracy inżyniera elektronika, w szczególności odnoszenie się z szacunkiem do ludzi, zwierząt i całego środowiska naturalnego. ET1A_K02
Umiejętności
M_U003 Student potrafi zaprojektować topografię prostego układu scalonego CMOS, sprawdzić spełnienie reguł projektowych oraz dokonać zamiany parametrów geometrycznych na parametry elektryczne przy użyciu pakietu programowego CADENCE. ET1A_U22, ET1A_U16 Egzamin,
Projekt
M_U004 Student umie wyjaśnić przyczynę powstałych w trakcie projektowania błędów i potrafi je usunąć. ET1A_U07 Egzamin,
Projekt
Kompetencje społeczne
M_K003 Student rozumie potrzebę i zna możliwości permanentnego dokształcania się, podnoszenia swojej wiedzy i kompetencji zawodowych. ET1A_K01 Aktywność na zajęciach
Matryca efektów kształcenia w odniesieniu do form zajęć
Kod EKM Student, który zaliczył moduł zajęć wie/umie/potrafi Forma zajęć
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Inne
E-learning
Wiedza
M_W001 Student posiada wiedzę w zakresie projektowania topografii układów scalonych najnowszych generacji metodą full custom, czyli od szczegółu do ogółu. Zna różne typy technologii uwzględniające możliwości różnych zastosowań. + - - - - - - - - - -
M_W002 Student posiada wiedzę w zakresie zależności parametrów fizycznych tranzystora MOS od topografii tego tranzystora. Rozumie jak zmiana poszczególnego parametru geometrycznego wpłynie na zmianę konkretnego parametru lub parametrów fizycznych. + - - - - - - - - - -
M_W004 Student rozumie ważność aspektu pozatechnicznej odpowiedzialności pracy inżyniera elektronika, w szczególności odnoszenie się z szacunkiem do ludzi, zwierząt i całego środowiska naturalnego. + - - - - - - - - - -
Umiejętności
M_U003 Student potrafi zaprojektować topografię prostego układu scalonego CMOS, sprawdzić spełnienie reguł projektowych oraz dokonać zamiany parametrów geometrycznych na parametry elektryczne przy użyciu pakietu programowego CADENCE. - - + - - - - - - - -
M_U004 Student umie wyjaśnić przyczynę powstałych w trakcie projektowania błędów i potrafi je usunąć. - - + - - - - - - - -
Kompetencje społeczne
M_K003 Student rozumie potrzebę i zna możliwości permanentnego dokształcania się, podnoszenia swojej wiedzy i kompetencji zawodowych. + - + - - - - - - - -
Treść modułu zajęć (program wykładów i pozostałych zajęć)
Wykład:

Zajęcia w ramach modułu prowadzone są w formie wykładu – 30 godzin akademickich oraz ćwiczeń laboratoryjnych – 30 godzin akademickich.

Wykłady

1. Wytwarzanie układów scalonych – od pomysłu do testów – 10 godz.
Pomysł. Schemat i symulacje wstępne. Projektowanie topografii i sprawdzanie reguł geometrycznych. Ekstrakcja elementów podstawowych i porównanie ze schematem. Ekstrakcja elementów podstawowych i pasożytniczych oraz przeprowadzenie symulacji. Fabrykacja i testy gotowej struktury. Podsumowanie. Zadania.

2. Układy scalone CMOS – 8 godz.
Tranzystor MOS. Różnice pomiędzy tranzystorem dyskretnym, a tranzystorem jako elementem układu scalonego. Pasożytnicze pojemności w układach CMOS. Parametry układów cyfrowych:
- Charakterystyka przejściowa
- Obciążalność bramki
- Właściwości dynamiczne
- Konsumpcja energii
- Współczynnik Delay-Power Product (DP)
Podstawowe elementy CMOS:
- Inwerter
- Bramka NAND
- Bramka NOR
- Bramki AOI i OAI
- Bramka XOR
- Bramka transmisyjna
- Bufor trójstanowy
- Przerzutniki

3. Oprogramowanie wspierające hierarchiczne projektowanie układów scalonych – 2 godz.
Ogólne zasady posługiwania się pakietem programowym CADENCE

4. Projektowanie układów scalonych metodą od szczegółu do ogółu – 10 godz.
Schemat układu – od tranzystorów do układu. Weryfikacja funkcjonalna. Tworzenie topografii:
- Reguły projektowe, czyli kompromis uzysku produkcji i wydajności systemu
- Parametry elektryczne warstw
- Połączenia układu scalonego ze światem zewnętrznym
- Przykładowe topografie.
Weryfikacja topografii i wysłanie projektu do produkcji.

Ćwiczenia laboratoryjne:

1. Projekt inwertera – zapoznanie się z pełnym cyklem projektowania układów scalonych CMOS techniką bottom-up (od szczegółu do ogółu) w środowisku CADENCE – 8 godz.
Tworzenie schematu, dobór parametrów elementów w celu osiągnięcia określonych założeń (np. częstotliwość pracy, pobór energii, powierzchnia układu). Tworzenie topografii, weryfikacja spełnienia reguł projektowych i elektrycznych, weryfikacja poprawności topografii poprzez porównanie ze schematem. Ekstrakcja elementów podstawowych oraz pasożytniczych i przeprowadzenie symulacji działania układu w warunkach bliskich rzeczywistości.

2. Projekt podstawowych bramek logicznych – 8 godz.
Dobór parametrów elementów bramek dla spełnienia zadanych wymogów (np. parametry czasowe i/lub energetyczne, powierzchnia układu).

3. Projekt scalonych bloków funkcjonalnych – 14 godz.
Projektowanie układu o zadanych własnościach funkcjonalnych z wykorzystaniem hierarchii.

Nakład pracy studenta (bilans punktów ECTS)
Forma aktywności studenta Obciążenie studenta
Sumaryczne obciążenie pracą studenta 80 godz
Punkty ECTS za moduł 4 ECTS
Udział w wykładach 20 godz
Samodzielne studiowanie tematyki zajęć 15 godz
Udział w ćwiczeniach laboratoryjnych 25 godz
Przygotowanie sprawozdania, pracy pisemnej, prezentacji, itp. 20 godz
Pozostałe informacje
Sposób obliczania oceny końcowej:

1. Warunkiem uzyskania pozytywnej oceny końcowej jest uzyskanie pozytywnej oceny z laboratorium oraz egzaminu z wykładu.
2. Obliczamy średnią ważoną z ocen z laboratorium (40%) i egzaminu (60%).
3. Wyznaczmy ocenę końcową na podstawie zależności:
if sr>4.75 then OK:=5.0 else
if sr>4.25 then OK:=4.5 else
if sr>3.75 then OK:=4.0 else
if sr>3.25 then OK:=3.5 else OK:=3
4. Jeżeli pozytywną ocenę z laboratorium i egzaminu uzyskano w pierwszym terminie i dodatkowo student był aktywny na wykładach, to ocena końcowa jest podnoszona o 0.5.

Wymagania wstępne i dodatkowe:

- Podstawy fizyki,
- Elementy elektroniczne,
- Tworzenie podstawowych układów elektronicznych

Zalecana literatura i pomoce naukowe:

1. A. Gołda, A. Kos, Projektowanie układów scalonych CMOS, WKiŁ, Warszawa, 2010
2. M. Patyra,, Projektowanie układów MOS w technice VLSI, WNT, Warszawa, 1993
3. N.H.E. Weste, K. Eshranghian, Principlies of CMOS VLSI Design, Addison-Wesley Publishing Company,
Santa Clara, CA, 1998
4. R.L. Geiger, P.E. Allen, N.R. Strader, VLSI Design Techniques for Analog and Digital Circuits, McGraw- Hill Publishing Company, New York, 1990.
5. N.H.E. Weste, D.M. Harris, Integrated Circuit Design, Fourth Edition, Pearson, Boston, 2011.

Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu:

Nie podano dodatkowych publikacji

Informacje dodatkowe:

Brak