Moduł oferowany także w ramach programów studiów:
Informacje ogólne:
Nazwa:
Technika cyfrowa
Tok studiów:
2014/2015
Kod:
ITE-1-407-s
Wydział:
Informatyki, Elektroniki i Telekomunikacji
Poziom studiów:
Studia I stopnia
Specjalność:
-
Kierunek:
Teleinformatyka
Semestr:
4
Profil kształcenia:
Ogólnoakademicki (A)
Język wykładowy:
Polski
Forma i tryb studiów:
Stacjonarne
Strona www:
 
Osoba odpowiedzialna:
dr inż. Dąbrowska-Boruch Agnieszka (adabrow@agh.edu.pl)
Osoby prowadzące:
dr inż. Dąbrowska-Boruch Agnieszka (adabrow@agh.edu.pl)
dr hab. inż. Jamro Ernest (jamro@agh.edu.pl)
Krótka charakterystyka modułu

W ramach modułu przekazywana jest wiedza z zakresu budowy, zasad działania i projektowania układów cyfrowych.

Opis efektów kształcenia dla modułu zajęć
Kod EKM Student, który zaliczył moduł zajęć wie/umie/potrafi Powiązania z EKK Sposób weryfikacji efektów kształcenia (forma zaliczeń)
Wiedza
M_W001 Student ma podstawową wiedzę w zakresie zasady działania podstawowych funkcji logicznych oraz sposobu ich realizacji w układach cyfrowych TE1A_W01 Egzamin,
Kolokwium
M_W002 Student ma podstawową wiedzę w zakresie propagacji sygnału cyfrowego w rzeczywistych układach, oraz w jaki sposób realizowana jest konwersja sygnału cyfrowego na analogowy lub analogowego na cyfrowy TE1A_W20, TE1A_W05 Egzamin,
Kolokwium
M_W003 Student zna i rozumie zasadę działania złożonych układów cyfrowych takich jak pamięci czy też układy programowalne. TE1A_W20 Egzamin,
Kolokwium
Umiejętności
M_U001 Student potrafi zaprojektować, przeprowadzić symulację podstawowych układów cyfrowych, zbudować, uruchomić i przetestować zaprojektowany układ cyfrowy TE1A_U17, TE1A_U09 Wynik testu zaliczeniowego
M_U002 Potrafi wykorzystać poznane metody projektowania układów cyfrowych a także symulacje komputerowe do analizy i oceny działania cyfrowych układów elektronicznych TE1A_U07 Wynik testu zaliczeniowego
M_U003 Student potrafi przygotować dokumentację realizowanego projektu układu cyfrowego oraz ocenić osiągnięte wyniki TE1A_U03 Wynik testu zaliczeniowego
M_U004 Potrafi sformułować specyfikację prostych systemów cyfrowych, porównać rozwiązania projektowe cyfrowych układów elektronicznych ze względu na zadane kryteria użytkowe i ekonomiczne (pobór mocy, szybkość działania, koszt) TE1A_U14 Wynik testu zaliczeniowego
Kompetencje społeczne
M_K001 Student ma świadomość, że jakość pracy własnej wpływa na wyniki osiągane przez cały zespół projektowy. TE1A_K03 Zaangażowanie w pracę zespołu
Matryca efektów kształcenia w odniesieniu do form zajęć
Kod EKM Student, który zaliczył moduł zajęć wie/umie/potrafi Forma zajęć
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Inne
E-learning
Wiedza
M_W001 Student ma podstawową wiedzę w zakresie zasady działania podstawowych funkcji logicznych oraz sposobu ich realizacji w układach cyfrowych + + + - - - - - - - -
M_W002 Student ma podstawową wiedzę w zakresie propagacji sygnału cyfrowego w rzeczywistych układach, oraz w jaki sposób realizowana jest konwersja sygnału cyfrowego na analogowy lub analogowego na cyfrowy + + + - - - - - - - -
M_W003 Student zna i rozumie zasadę działania złożonych układów cyfrowych takich jak pamięci czy też układy programowalne. + - + - - - - - - - -
Umiejętności
M_U001 Student potrafi zaprojektować, przeprowadzić symulację podstawowych układów cyfrowych, zbudować, uruchomić i przetestować zaprojektowany układ cyfrowy - + + - - - - - - - -
M_U002 Potrafi wykorzystać poznane metody projektowania układów cyfrowych a także symulacje komputerowe do analizy i oceny działania cyfrowych układów elektronicznych - + + - - - - - - - -
M_U003 Student potrafi przygotować dokumentację realizowanego projektu układu cyfrowego oraz ocenić osiągnięte wyniki - - + - - - - - - - -
M_U004 Potrafi sformułować specyfikację prostych systemów cyfrowych, porównać rozwiązania projektowe cyfrowych układów elektronicznych ze względu na zadane kryteria użytkowe i ekonomiczne (pobór mocy, szybkość działania, koszt) + - + - - - - - - - -
Kompetencje społeczne
M_K001 Student ma świadomość, że jakość pracy własnej wpływa na wyniki osiągane przez cały zespół projektowy. - - + - - - - - - - -
Treść modułu zajęć (program wykładów i pozostałych zajęć)
Wykład:

1. Podstawowe zagadnienia techniki cyfrowej (3h)
Algebra Boole’a (aksjomaty, wybrane twierdzenia i definicje), funkcje logiczne, postacie kanoniczne funkcji, działania arytmetyczne, kody

2. Układy kombinacyjne (4h)
Definicja układu kombinacyjnego, funktory logiczne, zasady łączenia układów wykonanych w różnych technologiach, minimalizacja funkcji logicznych (tablice Karnaugh), rodzaje układów kombinacyjnych, multipleksery i demultipleksety. Realizacja funkcji kombinacyjnych w języku VHDL.

3. Układy sekwencyjne (8h)
Definicja układu sekwencyjnego, rodzaje i parametry układów sekwencyjnych (przerzutniki, liczniki, rejestry), wyścigi logiczne, konwersja przerzutników, analiza układów sekwencyjnych, automaty Moore’a i Mealy’ego (definicja, synteza automatu, konwersja automatów), minimalizacja stanów wewnętrznych automatu, realizacje prostych układów sekwencyjnych w języku opisu sprzętu, rejestry przesuwne. Realizacja funkcji sekwencyjnych w języku VHDL.

4. Pamięci (3h)
Rodzaje pamięci, ich budowa i zasada działania: ROM/RAM, SRAM/DRAM. Typowy przebieg zapisu i odczytu pamięci asynchronicznej i synchronicznej. Pamięci dwuportowe. Pamięci specjalizowane FIFO (First-In First-Out, LUT (Look Up Table).

5. Przetworniki Analogowo-Cyfrowe i Cyfrowo-Analogowe (4h)
Parametry przetworników analogowo-cyfrowych i cyfrowo-analogowych. Architektura i zasada działania podstawowych przetworników: z rezystorami wagowymi, drabinka R-2R (C-2C), łańcuchem rezystorów, Flash, z pojedynczym i podwójnym całkowaniem, kompensacyjny, PWM, sigma-delta.

6. Podstawy języka opisu sprzętu VHDL (4h)
Podstawowa składnia języka VHDL, przykłady projektów. Projektowanie hierarchiczne. Symulowanie projektów w VHDL.

7. Układy Programowalne (4h)
Budowa i zasada działania układów PAL/GAL oraz układów FPGA. Sposoby realizacji logiki kombinacyjnej oraz sekwencyjnej w układach FPGA. Podstawowe moduły wbudowane w układy FPGA: pamięci LUT, dedykowane moduły dodające i mnożące, różne rodzaje pamięci.

Ćwiczenia audytoryjne:

1. Układy kombinacyjne (4h) – rozwiązywanie zadań dotyczących algebry Boole’a, funkcji logicznych, postaci kanonicznych funkcji, funktorów logicznych, analizy układów kombinacyjnych, minimalizacji funkcji logicznych, eliminacji hazardów w układach kombinacyjnych
2. Układy sekwencyjne (9h) – rozwiązywanie zadań dotyczących przerzutników (przebiegi czasowe, konwersja przerzutników), analiza i synteza prostych układów sekwencyjnych na przykładzie liczników, rozwiązywanie zadań dotyczących syntezy automatów Moore’a i Mealy’ego oraz minimalizacji stanów automatów, kompletny projekt układu sekwencyjnego
3. Kolokwium (2h)

Ćwiczenia laboratoryjne:

1. Wprowadzenie do komputerowego projektowania (3h)
Edycja schematu układu cyfrowego: dodawanie elementów bramek, przerzutników i innych elementów bibliotecznych, łączenie elementów za pomocą pojedynczych linii i magistral. Edycja schematu hierarchicznego. Symulacja schematu, wprowadzanie wymuszeń, analiza wyników symulacji. Synteza i implementacja przykładowego projektu na konkretnej platformie sprzętowej.

2. Układy kombinacyjne (3h)
Projekt, symulacja i implementacja w układach FPGA wylosowanego układu kombinacyjnego lub arytmetycznego.

3. Liczniki, rejestry, automaty (3h)
Projekt, symulacja i implementacja w układach FPGA wylosowanego układu licznika, rejestru lub automatu (FSM).

4. Podstawy języka VHDL (6h)
Przykładowy projekt w języku VHDL. Symulacja układu z wymuszeniami napisanymi w VHDL. Implementacja projektu na platformie sprzętowej.

Nakład pracy studenta (bilans punktów ECTS)
Forma aktywności studenta Obciążenie studenta
Sumaryczne obciążenie pracą studenta 125 godz
Punkty ECTS za moduł 5 ECTS
Udział w wykładach 28 godz
Samodzielne studiowanie tematyki zajęć 24 godz
Udział w ćwiczeniach laboratoryjnych 14 godz
Przygotowanie do zajęć 30 godz
Przygotowanie sprawozdania, pracy pisemnej, prezentacji, itp. 15 godz
Udział w ćwiczeniach audytoryjnych 14 godz
Pozostałe informacje
Sposób obliczania oceny końcowej:

Warunkiem uzyskania pozytywnej oceny końcowej jest uzyskanie pozytywnej oceny z laboratorium, ćwiczeń oraz egzaminu.
Ocena końcowa jest średnią (śr) ważoną ocen z laboratorium (40%), ćwiczeń (20%) oraz egzaminu (40%).
Ocena końcowa OK jest równa
OK= śr (jest zaokrąglana w górę do połowy stopnia) – pod warunkiem że student uzyskał wszystkie zaliczenia w pierwszym terminie.
OK= śr (jest zaokrąglana w dół do połowy stopnia) – pod warunkiem że student uzyskał zaliczenia w drugim terminie.
OK= 3.0 – pod warunkiem, że student uzyskał zaliczenie w trzecim terminie (do średniej wliczane są wtedy oceny niedostateczne z terminu 1 i 2 – w takim wypadku średnia ocena w najbardziej optymistycznym wariancie będzie mniejsza od oceny 3.5)

Wymagania wstępne i dodatkowe:

Brak

Zalecana literatura i pomoce naukowe:

Materiały zamieszczone na stronie www.fpga.agh.edu.pl/tc, www.wikipedia.org (szczególnie wersja angielska) i inne linki podane na wykładzie.
A. K. Maini, Digital Electronics, Principle, Devices and Applications, Wiley, Indie, 2007
F. Vahid Digital Design, USA, Wiley 2007
S. Sławiński – Technika impulsowa
S. Kuta, Elementy i układy elektroniczne. Cz. II
J. Kalisz, Podstawy elektroniki cyfrowej (wydanie trzecie)
M. Łakomy, J. Zabrodzki, Cyfrowe układy scalone

Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu:

Ernest JAMRO, Architektury zaawansowanych układów arytmetycznych w sprzętowych systemach rekonfigurowalnych — Kraków : Wydawnictwa AGH, 2013. — 153 s..

Marcin PIETROŃ, Maciej WIELGOSZ, Dominik ŻUREK, Ernest JAMRO, Kazimierz WIATR, Comparison of GPU and FPGA implementation of SVM algorithm for fast image segmentation, Springer-Verlag, 2013. — (Lecture Notes in Computer Science, LNCS 7767)

Michał KARWATOWSKI, Maciej WIELGOSZ, Paweł RUSSEK, Sebastian KORYCIAK, Rafał FRĄCZEK, Marcin PIETROŃ, Ernest JAMRO, Agnieszka DĄBROWSKA-BORUCH, Kazimierz WIATR, FPGA-based low-energy cluster for acceleration of the document similarity analysis: CGW workshop’14 : October 27–29, 2014, Krakow, Poland, S. 57–58.

Informacje dodatkowe:

Brak