Module learning outcome data:
Code:
M_W004
Category:
Knowledge
Module:
Hardware Description Language
Learning outcome:
Student biegle zna syntaktykę języka Verilog i zadowalająco języka VHDL. Rozumie znaczenie wymienionych i innych języków opisu sprzętu w przebiegu projektowania urządzeń
Connections with FLO:
  • FT1A_W02
    dysponuje wystarczającą wiedzą z zakresu matematyki, fizyki, chemii, informatyki i elektroniki do zrozumienia podstawowych procesów technologicznych
  • FT1A_W07
    ma elementarną wiedzę w zakresie wybranych działów nauk technicznych
  • FT2A_W02
    dysponuje pogłębioną wiedzą z zakresu wybranych działów matematyki, fizyki i elektroniki niezbędną do zrozumienia i opisu podstawowych procesów technologicznych
  • IS1A_W06
    dysponuje uporządkowaną i podbudowaną teoretycznie wiedzą w zakresie tworzenia oprogramowania w modelu proceduralnym
  • IS1A_W07
    dysponuje uporządkowaną i podbudowaną teoretycznie wiedzą w zakresie tworzenia oprogramowania w modelu obiektowym
  • FT2A_W08
    ma pogłębioną wiedzę w zakresie wybranych działów nauk technicznych
  • IS1A_W13
    ma szczegółową wiedzę w zakresie budowy i działania typowych sieci komputerowych