Module also offered within study programmes:
General information:
Name:
Komputerowa analiza układów elektronicznych
Course of study:
2016/2017
Code:
JFT-1-608-s
Faculty of:
Physics and Applied Computer Science
Study level:
First-cycle studies
Specialty:
-
Field of study:
Technical Physics
Semester:
6
Profile of education:
Academic (A)
Lecture language:
Polish
Form and type of study:
Full-time studies
Course homepage:
 
Responsible teacher:
dr inż. Fiutowski Tomasz (tomasz.fiutowski@agh.edu.pl)
Academic teachers:
dr inż. Świentek Krzysztof (swientek@agh.edu.pl)
dr inż. Fiutowski Tomasz (tomasz.fiutowski@agh.edu.pl)
Module summary

Przedmiot pozwala na poznanie profesjonalnego pakietu symulacyjnego (Virtuoso Cadence) i przy jego wykorzystaniu przeprowadzenie podstawowych typów symulacji dla układów elektronicznych.

Description of learning outcomes for module
MLO code Student after module completion has the knowledge/ knows how to/is able to Connections with FLO Method of learning outcomes verification (form of completion)
Social competence
M_K001 Student potrafi pracować w zespole projektowym. Potrafi samodzielnie zdobyć odpowiednią wiedzę i umiejętności niezbędne do realizacji jego części zadania zespołowego. FT1A_K09, FT1A_K06 Execution of a project
M_K002 Student potrafi przedstawić wykonany projekt w sposób komunikatywnej prezentacji. FT1A_K04, FT1A_K01, FT1A_K05 Execution of a project
Skills
M_U001 Student potrafi zaprojektować układ elektroniczny składający się z podstawowych bloków analogowych i/lub cyfrowych FT1A_U02, FT1A_U05 Project,
Execution of laboratory classes
M_U002 Student potrafi opisać elektroniczny układ cyfrowy w języku Verilog i przeprowadzić jego syntezę FT1A_U08, FT1A_U02, FT1A_U01 Project,
Execution of laboratory classes
M_U003 Student potrafi przeprowadzić podstawowe typy symulacji układu elektronicznego i zinterpretować ich wyniki FT1A_U08, FT1A_U04 Project,
Execution of laboratory classes
Knowledge
M_W001 Student zna podstawowe typy analizy układów elektronicznych i ich zastosowania (dc, ac, tran) FT1A_W02 Activity during classes,
Project,
Execution of laboratory classes
M_W002 Student zna podstawy składni języka Verilog i procesu syntezy cyfrowych układów elektronicznych FT1A_W02 Activity during classes,
Project,
Execution of laboratory classes
FLO matrix in relation to forms of classes
MLO code Student after module completion has the knowledge/ knows how to/is able to Form of classes
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Others
E-learning
Social competence
M_K001 Student potrafi pracować w zespole projektowym. Potrafi samodzielnie zdobyć odpowiednią wiedzę i umiejętności niezbędne do realizacji jego części zadania zespołowego. - - - + - - - - - - -
M_K002 Student potrafi przedstawić wykonany projekt w sposób komunikatywnej prezentacji. - - - + - - - - - - -
Skills
M_U001 Student potrafi zaprojektować układ elektroniczny składający się z podstawowych bloków analogowych i/lub cyfrowych - - + + - - - - - - -
M_U002 Student potrafi opisać elektroniczny układ cyfrowy w języku Verilog i przeprowadzić jego syntezę - - + + - - - - - - -
M_U003 Student potrafi przeprowadzić podstawowe typy symulacji układu elektronicznego i zinterpretować ich wyniki - - + + - - - - - - -
Knowledge
M_W001 Student zna podstawowe typy analizy układów elektronicznych i ich zastosowania (dc, ac, tran) - - + - - - - - - - -
M_W002 Student zna podstawy składni języka Verilog i procesu syntezy cyfrowych układów elektronicznych - - + - - - - - - - -
Module content
Laboratory classes:
Pracownia Komputerowa

1. Analiza prostych układów elektrycznych zbudowanych z rezystorów oraz źródeł napięciowych i prądowych.
Efekty kształcenia:
Student potrafi wyznaczyć rozpływ prądów i spadki napięć w obwodzie

2. Analiza podstawowych układów wykorzystujących wzmacniacz operacyjny
Efekty kształcenia:
student potrafi zasymulować i wyznaczyć podstawowe parametry podstawowych układów wykorzystujących wzmacniacz operacyjny

3. Analiza podstawowych układów zawierających diody półprzewodnikowe
Efekty kształcenia:
student potrafi wyznaczyć charakterystykę prądowo-napięciową diody oraz zaprojektować ogranicznik napięcia, wzmacniacz logarytmujący i generator funkcyjny

4. Projekt i analiza filtrów aktywnych
Efekty kształcenia:
student potrafi dobrać rodzaj, rząd i parametry filtru aktywnego spełniającego postawione założenia.

5. Symulacje podstawowych konfiguracji tranzystora
Efekty kształcenia:
student potrafi przeprowadzić i zinterpretować symulacje DC, AC, TRAN.

6. Symulacje podstawowych bramek cyfrowych
Efekty kształcenia:
student potrafi zaprojektować bramkę cyfrową realizującą zadaną funkcję logiczną oraz zmierzyć jej podstawowe parametry.

7. Opisywanie w języku Verilog HDL i symulacja cyfrowa funkcji/bramek cyfrowych
Efekty kształcenia:
student potrafi praktycznie zaimplementować zadaną funkcję logiczną i sprawdzić jej poprawność przy pomocy symulacji komputerowych.

Project classes:
Projekt

Studenci, samodzielnie lub w zespołach dwuosobowych, realizują projekty wybrane wspólnie z prowadzącym zajęcie. Punktem wyjściowym są dostarczone założenia i wskazówki projektowe. W ramach projektu należy zrealizować działający układ, pokazać przy pomocy symulacji, że spełnia on założenia projektowe i przygotować dokumentację wykonanego zadania.
Efekty kształcenia:
- student potrafi zinterpretować specyfikację urządzenia w celu zbudowania go za pomocą dostępnych narzędzi programowych,
- student potrafi efektywnie wykorzystać odpowiednie narzędzia projektowe i symulacyjne,
- student potrafi współpracować w grupie realizując swoją część zadania,
- student potrafi zademonstrować funkcjonalność zbudowanego urządzenia zgodną z zadaną specyfikacją i przygotować dokumentację.

Student workload (ECTS credits balance)
Student activity form Student workload
Summary student workload 107 h
Module ECTS credits 4 ECTS
Participation in laboratory classes 30 h
Preparation for classes 28 h
Contact hours 14 h
Completion of a project 35 h
Additional information
Method of calculating the final grade:

W ramach laboratorium komputerowego studenci wykonują szereg ćwiczeń, które traktowane są jako niezbędne wprowadzenie do wykonania projektu. W toku zajęć odbywają się dwa krótkie kolokwia sprawdzające postępy studentów w nauce. Kolokwia są ocenianie w skali od 0 do 5. Suma punktów z kolokwiów przeliczana jest na ocenę z ćwiczeń laboratoryjnych OL.
Projekt oceniany jest w oparciu o procent zrealizowanych założeń projektowych i/lub ocenę niezawodności działania stworzonego urządzenia. Dodatkowo oceniany jest sposób zaprezentowania informacji technicznych zawartych w opracowanej dokumentacji.

Ocena końcowa OK z modułu obliczana jest jako średnia ważona oceny z ćwieczeń laboratoryjnych OL i projektu OP:
OK = 0.5 x OP + 0.5 x OL

Uzyskanie pozytrywnej oceny (OK) wymaga uzyskania pozytywnych wszystkich ocen cząstkowych (OP, OL). Każda ocena cząstkowa liczona jest jako średnia z wszystkich terminów.

Prerequisites and additional requirements:

Znajomość teorii obwodów elektrycznych na poziomie zgodnym z przedmiotem „Teoria obwodów i sygnałów”.
Znajomość podstawowych układów elektronicznych na poziomie zgodnym z przedmiotem „Układy Elektroniczne”.

Recommended literature and teaching resources:

1. Dirk Jansen et al.: „The Electronic Design Automation Handbook”
2. Behzad Razavi: „Fundamentals of Microelectronics”
3. Jan M. Rabaey: „Digital Integrated Circuits”
4. Paul R. Gray et al.: „Analysis and Design of Analog Integrated Circuits”

Scientific publications of module course instructors related to the topic of the module:

1. M. Firlej, T. Fiutowski, M. Idzik, J. Moroń and K. Świentek: Development of scalable frequency and power Phase-Locked Loop in 130 nm CMOS technology. JINST 9 (2014) C02006
2. M. Firlej, T. Fiutowski, M. Idzik, J. Moroń and K. Świentek: A fast, low-power, 6-bit SAR ADC for readout of strip detectors in the LHCb Upgrade experiment. JINST 9 (2014) P07006
3. M. Firlej, T. Fiutowski, M. Idzik, S. Kulis, J. Moron, K. Swientek: A fast, ultra-low and frequency-scalable power consumption, 10-bit SAR ADC for particle physics detectors. JINST 10 (2015) P11012
4. T. Fiutowski, W. Dąbrowski, S. Koperny, P. Wiącek: Front-end electronics for Micro Pattern Gas Detectors with integrated input protection against discharges. JINST 11 (2016) C01036

Additional information:

I – Sposób i tryb wyrównania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Nieobecność na jednych zajęciach wymaga od studenta samodzielnego opanowania przerabianego na tych zajęciach materiału. Nieobecność na więcej niż jednych zajęciach wymaga od studenta samodzielnego opanowania przerabianego na tych zajęciach materiału i jego zaliczenia w formie i terminie ustalonym przez prowadzącego. Student, który bez usprawiedliwienia opuścił więcej niż 10% zajęć może zostać pozbawiony, przez prowadzącego zajęcia, możliwości wyrównania zaległości.

II – Zasady zaliczania zajęć:

Podstawowym terminem uzyskania zaliczenia jest koniec zajęć w danym semestrze. W przypadku nie uzyskania zaliczenia w terminie podstawowym Student może przystąpić do poprawkowego zaliczenia na warunkach określonych przez prowadzącego zajęcia.
Studenta, który bez usprawiedliwienia opuścił więcej niż 10% zajęć i jego cząstkowe wyniki w nauce były negatywne prowadzący zajęcia może pozbawić możliwości zaliczenia poprawkowego.