Module also offered within study programmes:
General information:
Name:
Basics of analog integrated circuits design
Course of study:
2017/2018
Code:
EME-1-503-s
Faculty of:
Faculty of Electrical Engineering, Automatics, Computer Science and Biomedical Engineering
Study level:
First-cycle studies
Specialty:
-
Field of study:
Microelectronics in industry and medicine
Semester:
5
Profile of education:
Academic (A)
Lecture language:
Polish
Form and type of study:
Full-time studies
Course homepage:
 
Responsible teacher:
KMON Piotr (kmon@agh.edu.pl)
Academic teachers:
KMON Piotr (kmon@agh.edu.pl)
Kłeczek Rafał (rafeczek@agh.edu.pl)
Module summary

Istotą niniejszego modułu jest wprowadzenie studenta w tematykę związaną z opracowywaniem planu masek topologicznych (ang. layout) dla zaprojektowanego na poziomie schematu układu elektronicznego.

Description of learning outcomes for module
MLO code Student after module completion has the knowledge/ knows how to/is able to Connections with FLO Method of learning outcomes verification (form of completion)
Social competence
M_K001 Ma świadomość odpowiedzialności za pracę własną i zespołu, a także jest gotowy podporządkować się zasadom pracy zespołowej. Potrafi mysleć i działac w sposób kreatywny i przedsiębiorczy. ME1A_K03, ME1A_K04, ME1A_K05, ME1A_K02 Activity during classes,
Execution of laboratory classes
Skills
M_U001 Potrafi obsługiwać złożone środowisko do projektowania ukladow scalonych, wykonywać symulacje i maski układu scalonego. ME1A_U10, ME1A_U02, ME1A_U05, ME1A_U15 Examination,
Test,
Execution of laboratory classes,
Completion of laboratory classes
M_U002 Potrafi pozyskiwać informacje z literatury i dokumentacji dot. projektowania układów scalonych. Potrafi pracować w zespole. ME1A_U02, ME1A_U01 Activity during classes,
Examination,
Test,
Execution of laboratory classes,
Completion of laboratory classes
M_U003 Umie przeprowadzić symulacje mieszane, symulacje z uwzględnieniem elementów pasożytniczych, symulacje brzegowe i Monte Carlo ME1A_U10 Activity during classes,
Examination,
Test,
Execution of laboratory classes,
Completion of laboratory classes
M_U004 Potrafi opisać metody wspierające testowalność układów scalonych, potrafi opisać metody projektowe stosowane przy projektowaniu układów mieszanych ME1A_U13 Activity during classes,
Examination,
Test,
Execution of laboratory classes,
Completion of laboratory classes
Knowledge
M_W001 Ma wiedzę z zakresu podstaw projektowania układów scalonych ME1A_W17, ME1A_W16, ME1A_W19, ME1A_W13, ME1A_W05 Examination,
Test,
Execution of laboratory classes,
Completion of laboratory classes
M_W002 Ma poszerzoną i uporządkowaną wiedzę dotyczącą trendów rozwojowych w mikroelektronice ME1A_W17, ME1A_W16, ME1A_W19, ME1A_W13, ME1A_W05 Examination,
Test,
Execution of laboratory classes,
Completion of laboratory classes
FLO matrix in relation to forms of classes
MLO code Student after module completion has the knowledge/ knows how to/is able to Form of classes
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Others
E-learning
Social competence
M_K001 Ma świadomość odpowiedzialności za pracę własną i zespołu, a także jest gotowy podporządkować się zasadom pracy zespołowej. Potrafi mysleć i działac w sposób kreatywny i przedsiębiorczy. - - + + - - - - - - -
Skills
M_U001 Potrafi obsługiwać złożone środowisko do projektowania ukladow scalonych, wykonywać symulacje i maski układu scalonego. - - + + - - - - - - -
M_U002 Potrafi pozyskiwać informacje z literatury i dokumentacji dot. projektowania układów scalonych. Potrafi pracować w zespole. - - + + - - - - - - -
M_U003 Umie przeprowadzić symulacje mieszane, symulacje z uwzględnieniem elementów pasożytniczych, symulacje brzegowe i Monte Carlo - - + + - - - - - - -
M_U004 Potrafi opisać metody wspierające testowalność układów scalonych, potrafi opisać metody projektowe stosowane przy projektowaniu układów mieszanych - - + + - - - - - - -
Knowledge
M_W001 Ma wiedzę z zakresu podstaw projektowania układów scalonych + - + + - - - - - - -
M_W002 Ma poszerzoną i uporządkowaną wiedzę dotyczącą trendów rozwojowych w mikroelektronice + - + + - - - - - - -
Module content
Lectures:

Tematyka wykładów obejmuje następujące zagadnienia:
- Przegląd współczesnych nanotechnologii VLSI – wyzwania, bariery, kierunki rozwoju.
- Symulacje obwodu w środowisku Cadence.
- Reguły projektowe i umiejętność czytania dokumentacji technologii.
- Rysowanie planu masek: tranzystorów, diod, rezystorów, kondensatorów.
- Plan układu scalonego, pierścienie ochronne, pola kontaktowe, rozprowadzenie zasilania.
- Ekstrakcja elementów pasożytniczych z planu układu scalonego, symulacje.
- Optymalizacja pod kątem uzysku, rozrzut parametrów procesu technologicznego, reguły dopasowania, analizy najgorszego przypadku.
- Scalone układy mieszane i problem efektów przesłuchu.
- Projektowanie układów scalonych pod kątem testowalności.
- Wysłanie układu ASIC do produkcji.
- Techniki łączenia układu scalonego z obudową bądź PCB.

Laboratory classes:

Tematyka ćwiczeń laboratoryjnych obejmuje zagadnienia:
- Wprowadzenie do obsługi edytora planu masek topologicznych (ang. layout) w środowisku Cadence.
- Symulacje podstawowych układów analogowych.
- Symulacje: pod kątem uzysku, efektów rozrzutów parametrów procesu technologicznego, analizy najgorszego przypadku.
- Opracowanie layoutu zadanych układów elektronicznych i ich weryfikacja.
- Symulacje post-layoutowe.

Project classes:

Istotą ćwiczeń projektowych jest zoptymalizowanie zadanego bloku analogowego oraz zaprojektowanie układu korekcyjnego dla wskazanego parametru tego układu na poziomie schematu, a następnie opracowanie planu masek topologicznych zaprojektowanego układu i przygotowanie raportu końcowego.

Student workload (ECTS credits balance)
Student activity form Student workload
Summary student workload 113 h
Module ECTS credits 4 ECTS
Examination or Final test 3 h
Preparation for classes 20 h
Realization of independently performed tasks 20 h
Participation in laboratory classes 28 h
Participation in lectures 28 h
Participation in project classes 14 h
Additional information
Method of calculating the final grade:

Aby uzyskać pozytywną ocenę końcową niezbędne jest uzyskanie pozytywnej oceny z ćwiczeń laboratoryjnych. Ocena końcowa wystawiana jest zgodnie z regulaminem studiów.

Prerequisites and additional requirements:

Znajomość podstaw matematyki, fizyki, elektroniki.

Recommended literature and teaching resources:

1. B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill Education, 2001, 2015.
2. P. Gray, et al.: Analysis and design analog integrated circuits , Wiley, 2010.
3. P, Allen, D. Holberg: CMOS analog circuit design, Oxford University press, 2008.
4. Dokumentacja środowiska Cadence.

Scientific publications of module course instructors related to the topic of the module:
  1. R. Kleczek, P. Grybos, and R. Szczygiel, “Charge sensitive amplifier for nanoseconds pulse processing time in CMOS 40 nm technology,” in 2015 22nd International Conference Mixed Design of Integrated Circuits & Systems (MIXDES), 2015, pp. 292–296.
  2. R. Kłeczek, P. Gryboś, “FSDR16 – Fast and Low Noise Multichannel ASIC with 5th Order Complex Shaping Amplifier”, IEEE Transactions on Nuclear Science, 2013, no. 60, 2188 – 2195.
  3. R. Kłeczek, P. Gryboś. R. Szczygieł, “Low power analog readout front-end electronics for time and energy measurements”, Nuclear Instruments and Methods in Physics Research A, European Science Foundation, Elsevier, 2014, no. 748, 54 – 60.
  4. R. Kłeczek, P. Gryboś, “Tests of a readout front-end electronics for a pixel detector based on inverter amplifier”, IEEE MIXDES 2013, Mixed Design of Integrated Circuits and Systems, 2013, 273 – 278.
  5. R. Kłeczek, R. Szczygieł, P. Gryboś, P. Otfinowski, K. Kasiński, „Time and Energy Measuring Front-End Electronics for Long Silicon Strip Detectors Readout”, IEEE NSS-MIC 2013, Nuclear Science Symposium and Medical Imaging Conference, 2013.
  6. Energy Efficient Low-Noise Multichannel Neural Amplifier in Submicron CMOS Process, P. Kmon, P. Gryboś, IEEE Transactions on Circuits and Systems—I: Regular Papers, Vol. 60, No. 7, July 2013
  7. Digitally assisted neural recording and spike detection multichannel integrated circuit designed in 180 nm CMOS technology, P. Kmon, Microelectronics Journal, Elsevier, Volume 45, Issue 9, September 2014, Pages 1187–1193
  8. Efficient neural amplifiers using MOS and MIM capacitors in 180 nm CMOS process, P. Kmon, P. Gryboś, R. Szczygieł, M. Żołądź, Elektronika, Konstrukcje, Technologie, Zastosowania, pp. 20 – 24, no 12/2012
  9. Analiza szumowa kanału odczytowego przeznaczonego do wielokanałowych układów scalonych dedykowanych do eksperymentów neurobiologicznych, P. Kmon, P. Otfinowski, Informatyka Automatyka Pomiary w Gospodarce i Ochronie Środowiska, 2013 nr 1 s. 21–23
  10. Multichannel integrated circuit for complex neurobiology experiments, P. Kmon, Pomiary, Automatyka, Kontrola, 2012, vol. 58, No. 4, 355-357
  11. Effective Noise Minimization in Multichannel Recording Circuits Processed in Modern Technologies for Neurobiology Experiments, P. Kmon, P. Gryboś, M. Żołądź, R. Szczygieł, BioCAS November 2014, Laussane, Switzerland
  12. CMRR improvement for multichannel integrated recording circuits processed in submicron technologies dedicated to neurobiology experiments, P. Kmon, MIXDES 2014, 21st International Conference “Mixed Design of Integrated Circuits and Systems”, June, 2013, Lublin, Poland
  13. Design of a reconfigurable stimulator for multichannel integrated systems dedicated to neurobiology experiments, P. Kmon, MIXDES 2014, 21st International Conference “Mixed Design of Integrated Circuits and Systems”, June, 2013, Lublin, Poland
  14. Neural Recording and Spike Detection Multichannel Integrated Circuit for Broad Range of Biomedical Signals Recording, P. Kmon, P. Grybos, R. Szczygieł, M. Zoladz, EMBS November 2013, San Diego, USA
  15. A complete 256-channel reconfigurable system for in vitro neurobiological experiments, M. Zoladz, P. Kmon, J. Rauza, P. Grybos, T. Kowalczyk, B. Caban, BioCAS November 2013, Rotterdam, Netherlands
  16. NRSD8 – Neural Recording and Spike Detection Multichannel Integrated Circuit Designed in 180nm CMOS Technology, P. Kmon, MIXDES 2013, 20th International Conference “Mixed Design of Integrated Circuits and Systems”, June, 2013, Gdynia, Poland
  17. Area Efficient Low Power Neural Amplifiers Using MOS and MIM Capacitors in Submicron Technologies for Ultra Low Corner Frequencies, P. Kmon, P. Grybos, R. Szczygiel, M. Zoladz, MIXDES 2012, 19th International Conference “Mixed Design of Integrated Circuits and Systems”, May 24-26, 2012, Warsaw, Poland
  18. Front-end amplifier optimization for integrated circuits fabricated in the submicron processes dedicated to the neurobiology experiments, P. Kmon, P. Otfinowski, EMBC 2012 San Diego : 34th annual international conference of the IEEE Engineering in Medicine and Biology Society : 28 August – 1 September, 2012, San Diego, California
  19. High uniformity of the main parameters of the integrated electronics dedicated to record broad range of the biopotentials, P. Kmon, M. Żołądź, P. Gryboś, R. Szczygieł, International Meeting on Substrate-Integrated Microelectrode Arrays, Reutlingen, Germany, June 2012
  20. Wielokanałowy układ scalony do złożonych eksperymentów neurobiologicznych, P. Kmon, Modelowanie i Symulacja Systemów Pomiarowych, Krynica Zdrój, maj 2012
  21. Family of Mulitchannel ASICs for Measurements Electrical Activity of Neural Networks, P. Grybos, M. Zoladz, P. Kmon, R. Szczygiel, CDNLive! EMEA 2012, Munich May 2012
  22. Noise analysis of the recording channel dedicated to the multichannel integrated circuits for neurobiology experiments, P. Kmon, P. Otfinowski, 2012, Warsztaty Doktoranckie oraz letnia szkoła metod numerycznych, Lublin, 2012
  23. P. Grybos, A. Drozd, R. Kleczek, P. Maj, and R. Szczygiel, “Digitally assisted low noise and fast signal processing charge sensitive amplifier for single photon counting systems,” in 2015 IEEE International Conference on Industrial Technology (ICIT), 2015, pp. 1445–1450.
Additional information:

Brak.