Module also offered within study programmes:
General information:
Name:
Modern Electronics
Course of study:
2018/2019
Code:
JFT-2-102-s
Faculty of:
Physics and Applied Computer Science
Study level:
Second-cycle studies
Specialty:
-
Field of study:
Technical Physics
Semester:
1
Profile of education:
Academic (A)
Lecture language:
Polish
Form and type of study:
Full-time studies
Course homepage:
 
Responsible teacher:
prof. dr hab. inż. Idzik Marek (idzik@fis.agh.edu.pl)
Academic teachers:
prof. dr hab. inż. Idzik Marek (idzik@fis.agh.edu.pl)
dr inż. Świentek Krzysztof (swientek@agh.edu.pl)
dr inż. Fiutowski Tomasz (tomasz.fiutowski@agh.edu.pl)
Module summary

Powyższe zajęcia mają wprowadzić studenta w często obecne we współczesnej elektronice cyfrowe przetwarzanie sygnałów, jak również pokazać studentowi interesujące układy elektroniki współczesnej.

Description of learning outcomes for module
MLO code Student after module completion has the knowledge/ knows how to/is able to Connections with FLO Method of learning outcomes verification (form of completion)
Social competence
M_K001 Student potrafi pracować w zespole projektowym. Potrafi samodzielnie zdobyć odpowiednią wiedzę i umiejętności niezbędne do realizacji jego części zadania zespołowego. FT2A_K02, FT2A_K03, FT2A_K01 Execution of laboratory classes,
Execution of a project
M_K002 Student umie przedstawić wykonany projekt w sposób komunikatywnej prezentacji. FT2A_K02, FT2A_K03, FT2A_K01 Execution of a project
Skills
M_U001 Student potrafi przeprowadzić pomiary charakterystyk wybranych układów elektronicznych (DAC, ADC, PLL, DLL, pamięć, zasilacz, etc...) , wyznaczyć podstawowe parametry tych układów oraz sporządzić sprawodzdanie z wykonanych pomiarów FT2A_U02, FT2A_U01, FT2A_U04, FT2A_U06, FT2A_U05, FT2A_U03 Execution of laboratory classes,
Report
M_U002 Student potrafi zaprojektować zadany filtr cyfrowych, wyznaczyć jego charakterystyki oraz sporządzić sprawodzdanie z wykonanego projektu. FT2A_U02, FT2A_U01, FT2A_U04, FT2A_U06, FT2A_U05, FT2A_U03 Execution of laboratory classes,
Execution of a project,
Report
Knowledge
M_W001 Student zna podstawy cyfrowego przetwarzania sygnałów, a w szczególności filtracji cyfrowej. FT2A_W05, FT2A_W07, FT2A_W02, FT2A_W04 Test,
Execution of laboratory classes,
Execution of a project,
Activity during classes
M_W002 Student zna podstawy działania podstawowych bloków elektronicznych (DAC, ADC, PLL, DLL, pamięć, zasilacz, etc...) wchodzących w skład urządzeń współczasnej elektroniki (telefon, komputer, kamera,, etc..) FT2A_W03, FT2A_W06, FT2A_W01, FT2A_W05, FT2A_W07, FT2A_W02, FT2A_W04 Test,
Execution of laboratory classes,
Execution of a project,
Activity during classes
FLO matrix in relation to forms of classes
MLO code Student after module completion has the knowledge/ knows how to/is able to Form of classes
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Others
E-learning
Social competence
M_K001 Student potrafi pracować w zespole projektowym. Potrafi samodzielnie zdobyć odpowiednią wiedzę i umiejętności niezbędne do realizacji jego części zadania zespołowego. - - + - - - - - - - -
M_K002 Student umie przedstawić wykonany projekt w sposób komunikatywnej prezentacji. - - + - - - - - - - -
Skills
M_U001 Student potrafi przeprowadzić pomiary charakterystyk wybranych układów elektronicznych (DAC, ADC, PLL, DLL, pamięć, zasilacz, etc...) , wyznaczyć podstawowe parametry tych układów oraz sporządzić sprawodzdanie z wykonanych pomiarów - - + - - - - - - - -
M_U002 Student potrafi zaprojektować zadany filtr cyfrowych, wyznaczyć jego charakterystyki oraz sporządzić sprawodzdanie z wykonanego projektu. + - + - - - - - - - -
Knowledge
M_W001 Student zna podstawy cyfrowego przetwarzania sygnałów, a w szczególności filtracji cyfrowej. + - + - - - - - - - -
M_W002 Student zna podstawy działania podstawowych bloków elektronicznych (DAC, ADC, PLL, DLL, pamięć, zasilacz, etc...) wchodzących w skład urządzeń współczasnej elektroniki (telefon, komputer, kamera,, etc..) + - + - - - - - - - -
Module content
Lectures:
Tematyka

WYKŁADY ~30h

Próbkowanie sygnału, konwersja analogowo-cyfrowa i cyfrowo-analogowa, transformata Z, zastosowanie transformaty Z w cyfrowym przetwarzaniu cygnałów, filtry cyfrowe o odpowiedzi skończonej (FIR) oraz o odpowiedzi nieskończonej (IIR), maszyny stanów skończonych (FSM), układy FPGA, pamięci półprzewodnikowe, układy PLL i DLL, szumy, elektronika odczytu w systemach detekcyjnych, modulacja-demodulacja.

Laboratory classes:
Tematyka

ĆWICZENIA LABORATORYJNE i KOMPUTEROWE ~45h

Zagadnienia wykonywane podczas laboratoriów elektronicznych będą podzbiorem poniższych zagadnień:
1)Przetwarzanie cyfrowo analogowe (DAC)
2)Przetwarzanie analogowo cyfrowe (ADC)
3)Układy pętli fazowej PLL
4)Elektronika odczytu w systemach detekcyjnych
5)Układy modulacji i demodulacji
6)Generatory impulsów

Zagadnienia poruszane podczas komputerowych ćwiczeń projektowych będą podzbiorem poniższych zagadnień:
1)Kwantyzacja oraz próbkowanie
2)Analiza widmowa sygnałów
3)Cyfrowa filtracja sygnałów (filtry FIR, IIR)
4)Układy numerycznie przestrajanych oscylatorów
5)Układy zmiany częstotliwości próbkowania
6)Układy modulatorów (np. FM,AM)
7)Układy demodulatorów (np. FM,AM)

Zagadnienia pomocnicze:
1)Wprowadzenie do środowiska symulacyjnego Simulink (z pakietu Matlab)

Efekty kształcenia:
student potrafi zmierzyć charakterystykę przetwornika cyfrowo-analogowego lub analogowo-cyfrowego
student potrafi wyznaczyć charakterystykę układu PLL i dobrać parametry filtru pętli
student potrafi zaprojektować model oraz wykonywać jego symulacje przy pomocy programu Simulink
student potrafi dobrać rozdzielczość przetwornika oraz częstotliwość próbkowania w zależności od sygnału wejściowego
student potrafi przeprowadzić analizę widmową sygnału oraz zinterpretować otrzymane wyniki
student potrafi zaprojektować filtr cyfrowy (IIR, FIR)
student potrafi wyznaczyć parametry zaprojektowanego filtru (korzystając z symulacji)
student potrafi dobrać architekturę filtru w zależności od wymagań

Student workload (ECTS credits balance)
Student activity form Student workload
Summary student workload 161 h
Module ECTS credits 6 ECTS
Participation in lectures 30 h
Realization of independently performed tasks 14 h
Participation in laboratory classes 45 h
Preparation for classes 42 h
Preparation of a report, presentation, written work, etc. 28 h
Examination or Final test 2 h
Additional information
Method of calculating the final grade:

Ocena końcowa (OK) obliczana jest jako średnia ważona ocen z laboratorium elektronicznego (LE) laboratorium komputerowego (LK) oraz kolokwium zaliczeniowego (KZ), z zagadnień nie objętych na laboratoriach:
OK = 0.3 x LE + 0.5 x LK + 0.2 x KZ
Uzyskanie pozytrywnej oceny (OK) wymaga uzyskania wszystkich pozytywnych ocen cząstkowych (LE, LK, KZ). Każda ocena cząstkowa liczona jest jako średnia ważona z wszystkich terminów.

Prerequisites and additional requirements:

Znajomość podstawowych układów elektronicznych na poziomie zgodnym z przedmiotem „Układy elektroniczne”

Recommended literature and teaching resources:

Tietze U., Schenk Ch., Układy półprzewodnikowe (wydanie czwarte)
R.G. Lyons, Wprowadzenie do cyfrowego przetwarzania sygnałów
Rabaey J. M., Digital Integrated Circuits.

Scientific publications of module course instructors related to the topic of the module:

C. Abellan Beteta, S. Bugiel, R. Dasgupta, M. Firlej, T. Fiutowski, M. Idzik, C. Kane, J. Moron, K. Swientek, J. Wang, 8-channel prototype of SALT readout ASIC for Upstream Tracker in the upgraded LHCb experiment, JINST 12 (2017) C02007

S. Bugiel, R. Dasgupta, M. Firlej, T. Fiutowski, M. Idzik, M. Kopeć, J. Moroń, K. Świentek, Ultra-Low Power Fast Multi-Channel 10-Bit ADC ASIC for Readout of Particle Physics Detectors, IEEE Transactions on Nuclear Science, vol 63, no 5 pp. 2622-2631

Sz. Bugiel, R. Dasgupta, M. Firlej, T. Fiutowski, M. Idzik, M. Kuczynska, J. Moron, K. Swientek, T. Szumlak, SALT, a dedicated readout chip for high precision tracking silicon strip detectors at the LHCb Upgrade, JINST 11 (2016) C02028M

D. Przyborowski, T. Fiutowski, M. Idzik, M. Kajetanowicz, G. Korcyl, P. Salabura, J. Smyrski, P. Strzempek, K. Swientek, P. Terlecki, J. Tokarz, Development of a dedicated front-end electronics for straw tube trackers in the PANDA experiment, Journal of Instrumentation, JINST 11 P08009 2016

M. Firlej, T. Fiutowski, M. Idzik, J. Moron, K. Swientek, Development of a low power Delay-Locked Loop in two 130 nm CMOS technologies, JINST 11 (2016) C02027

Firlej, T Fiutowski, M Idzik, J Moron, K Swientek, A wide range ultra-low power Phase-Locked Loop with automatic frequency setting in 130 nm CMOS technology for data serialisation, JINST 10 (2015)P12015, 1-16

M. Firlej, T. Fiutowski, M. Idzik, S. Kulis, J. Moron, K. Swientek, A fast, ultra-low and frequency-scalable power consumption, 10-bit SAR ADC for particle physics detectors, JINST 10 (2015) P11012

M. Firlej, T. Fiutowski, M. Idzik, J. Moroń and K. Świentek, Development of scalable frequency and power Phase-Locked Loop in 130 nm CMOS technology, Journal of Instrumentation, JINST 9 C02006, February 2014

M. Firlej, T. Fiutowski, M. Idzik, J. Moroń and K. Świentek, A fast, low-power, 6-bit SAR ADC for readout of strip detectors in the LHCb Upgrade experiment, Journal of Instrumentation, JINST 9 P07006, July 2014

M. Firlej, T. Fiutowski, M. Idzik, J. Moron, K. Swientek, A fast, low-power, multichannel 6-bit ADC ASIC with data serialisation, Proceedings of Science by SISSA, PoS(TIPP2014)

D. Przyborowski, M. Idzik, Development of Low-Power Small-Area L-2L CMOS DACs for multichannel readout systems, Journal of Instrumentation, JINST 7 C01026, January 2012

J Moron, M Firlej, M Idzik, Development of low power Phase-Locked Loop (PLL) and PLL-based transceiver, Journal of Instrumentation, JINST 7 C01099, January 2012

Sz. Kulis, A. Matoga, M. Idzik, K. Świentek, T. Fiutowski, D. Przyborowski, A general purpose multichannel readout system for radiation detectors, Journal of Instrumentation, JINST 7 T01004, January 2012

M. Idzik, K. Świentek, T. Fiutowski, S. Kulis, D. Przyborowski, A 10-bit Multichannel Digitizer ASIC for Detectors in Particle Physics Experiments, IEEE Transaction on Nuclear Science, vol. 59, no 2, pp. 294-302, 2012

Sz. Kulis, M. Idzik, Triggerless Readout with Time and Amplitude Reconstruction of Event Based on Deconvolution Algorithm, Acta Physica Polonica B, Proceedings Supplement, Vol. 4, No. 1 p.49-58, 2011

J. Moroń, M. Firlej, M. Idzik, Development of Fast Transceiver for Serial Data Transmission in Luminosity Detector at Future Linear Collider, Acta Physica Polonica B, Proceedings Supplement, Vol. 4, No. 1 p.41-48, 2011

M. Idzik, K. Swientek, T. Fiutowski, S. Kulis, P. Ambalathankandy, A power scalable 10-bit pipeline ADC for Luminosity Detector at ILC, JINST 6 P01004 2011

M Idzik, K Swientek, Sz. Kulis, Development of pipeline ADC for the Luminosity Detector at ILC, JINST 5 P04006 2010

D. Przyborowski, M. Idzik, A 10-bit Low-Power Small-Area High-Swing CMOS DAC, IEEE Transactions on Nuclear Science, Vol. 57, No 1, pp 292-299, 2010

M. Idzik, Sz. Kulis, D. Przyborowski, Development of front-end electronics for the luminoisty detector at ILC, Nucl. Instr. and Meth. A 608 (2009) pp.169-174

P. Gryboś, M. Idzik, P. Maj, Noise optimization of charge amplifiers with MOS input transistors operating in moderate inversion region for short peaking times, IEEE Transactions on Nuclear Science (2007) vol. 54 no. 3, 555–560

P. Grybos, M. Idzik, A. Skoczen, Design of low noise charge amplifier in sub-micron technology for fast shaping time, Analog Integr Circ S 49 (2): 107-114 Nov 2006

Additional information:

I – Sposób i tryb wyrównania zaległości powstałych wskutek nieobecności studenta na zajęciach:

ćwiczenia audytoryjne (dawniej rachunkowe), lab. komputerowe, projektowe itp.:
Nieobecność na jednych ćwiczeniach zajęciach wymaga od studenta samodzielnego opanowania przerabianego na tych zajęciach materiału. Nieobecność na więcej niż jednych zajęciach wymaga od studenta samodzielnego opanowania przerabianego na tych zajęciach materiału i jego zaliczenia w formie pisemnej w wyznaczonym przez prowadzącego terminie, lecz nie później jak w ostatnim tygodniu trwania zajęć. Student który bez usprawiedliwienia opuścił więcej niż 10% zajęć i jego cząstkowe wyniki w nauce były negatywne może zostać pozbawiony, przez prowadzącego zajęcia, możliwości wyrównania zaległości.

ćwiczenia laboratoryjne:
Pod koniec semestru przewidziany jest dodatkowy termin ćwiczeń (ogłaszany 2 tygodnie wcześniej przez prowadzących), w którym można wykonać pomiary, których student z przyczyn losowych nie mógł wykonać w pierwotnym terminie. Studenci mogą wówczas odrabiać ćwiczenia po uprzednim uzyskaniu zgody prowadzącego zajęcia w jego grupie oraz odpowiedzi z części teoretycznej.

Obecność na wykładzie: zgodnie z Regulaminem Studiów AGH.

II – Zasady zaliczania zajęć:

ćwiczenia audytoryjne (dawniej rachunkowe), lab. komputerowe, projektowe itp.: Podstawowym terminem uzyskania zaliczenia jest koniec zajęć w danym semestrze. Student może przystąpić do poprawkowego zaliczenia.
Student który bez usprawiedliwienia opuścił więcej niż 10% zajęć i jego cząstkowe wyniki w nauce były negatywne może zostać pozbawiony, przez prowadzącego zajęcia, możliwości poprawkowego zaliczania zajęć.
ćwiczenia laboratoryjne:
Zaliczenie laboratorium wymaga zaliczenia wszystkich ćwiczeń podanych w treści modułu.
Warunkiem uzyskania zaliczenia z pojedynczego ćwiczenia jest:
- uzyskanie pozytywnej oceny z przygotowania teoretycznego
- poprawnie wykonane pomiary
- zaliczone sprawozdanie z opracowaniem wyników