Module also offered within study programmes:
General information:
Name:
Sprzętowa akceleracja protokołów telekomunikacyjnych
Course of study:
2019/2020
Code:
IETP-2-102-n
Faculty of:
Computer Science, Electronics and Telecommunications
Study level:
Second-cycle studies
Specialty:
-
Field of study:
Electronics and Telecommunications
Semester:
1
Profile of education:
Academic (A)
Lecture language:
Polish
Form and type of study:
Part-time studies
Responsible teacher:
dr inż. Rajda Paweł J. (pjrajda@agh.edu.pl)
Module summary

Description of learning outcomes for module
MLO code Student after module completion has the knowledge/ knows how to/is able to Connections with FLO Method of learning outcomes verification (form of completion)
Social competence: is able to
M_K001 Student ma świadomość ważności i rozumie pozatechniczne aspekty i skutki działalności inżyniera, w tym jej wpływ na środowisko, i związaną z tym odpowiedzialność za podejmowane decyzje. ETP2A_K02 Execution of laboratory classes
M_K002 Student ma świadomość ważności zachowywania się w sposób profesjonalny, przestrzegania zasad etyki zawodowej ETP2A_K02 Execution of laboratory classes
M_K003 Student rozumie potrzebę i zna możliwości ciągłego dokształcania się oraz podnoszenia swoich kompetencji zawodowych ETP2A_K01 Execution of laboratory classes
Skills: he can
M_U001 Student potrafi optymalizować i ulepszać elektroniczne cyfrowe architektury sprzętowe w celu uzyskania lepszych parametrów użytkowych. ETP2A_U07 Execution of laboratory classes
M_U002 Student potrafi zaprojektować, zasymulować i uruchomić i przetestować zaawansowane elektroniczne urządzenie cyfrowe, ze szczególnym uwzględnieniem układów dedykowanych do realizacji zadań i algorytmów nietypowych. ETP2A_U05 Execution of laboratory classes
Knowledge: he knows and understands
M_W001 Student wie w jaki sposób są projektowane zaawansowane cyfrowe układy elektroniczne. Zna sposoby modelowania i symulacji pracy takich systemów. Zapoznał się ze sposobem implementacji dużych systemów wbudowanych w układach programowalnych. ETP2A_W01 Execution of laboratory classes
M_W002 Student rozumie zasady projektowania cyfrowych elektronicznych systemów wbudowanych w układach programowalnych. Wie jakie metody są stosowane, aby zaimplementować algorytm w systemie cyfrowym o pożądanych parametrach. ETP2A_W04 Execution of laboratory classes
M_W003 Student został zapoznany z architekturami stosowanymi do implementacji w sprzęcie podstawowych algorytmów (w tym transmisji danych), funkcji i operatorów matematycznych. ETP2A_W05 Execution of laboratory classes
Number of hours for each form of classes:
Sum (hours)
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
32 18 0 14 0 0 0 0 0 0 0 0
FLO matrix in relation to forms of classes
MLO code Student after module completion has the knowledge/ knows how to/is able to Form of classes
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
Social competence
M_K001 Student ma świadomość ważności i rozumie pozatechniczne aspekty i skutki działalności inżyniera, w tym jej wpływ na środowisko, i związaną z tym odpowiedzialność za podejmowane decyzje. + - + - - - - - - - -
M_K002 Student ma świadomość ważności zachowywania się w sposób profesjonalny, przestrzegania zasad etyki zawodowej + - + - - - - - - - -
M_K003 Student rozumie potrzebę i zna możliwości ciągłego dokształcania się oraz podnoszenia swoich kompetencji zawodowych + - + - - - - - - - -
Skills
M_U001 Student potrafi optymalizować i ulepszać elektroniczne cyfrowe architektury sprzętowe w celu uzyskania lepszych parametrów użytkowych. + - + - - - - - - - -
M_U002 Student potrafi zaprojektować, zasymulować i uruchomić i przetestować zaawansowane elektroniczne urządzenie cyfrowe, ze szczególnym uwzględnieniem układów dedykowanych do realizacji zadań i algorytmów nietypowych. + - + - - - - - - - -
Knowledge
M_W001 Student wie w jaki sposób są projektowane zaawansowane cyfrowe układy elektroniczne. Zna sposoby modelowania i symulacji pracy takich systemów. Zapoznał się ze sposobem implementacji dużych systemów wbudowanych w układach programowalnych. + - + - - - - - - - -
M_W002 Student rozumie zasady projektowania cyfrowych elektronicznych systemów wbudowanych w układach programowalnych. Wie jakie metody są stosowane, aby zaimplementować algorytm w systemie cyfrowym o pożądanych parametrach. + - + - - - - - - - -
M_W003 Student został zapoznany z architekturami stosowanymi do implementacji w sprzęcie podstawowych algorytmów (w tym transmisji danych), funkcji i operatorów matematycznych. + - + - - - - - - - -
Student workload (ECTS credits balance)
Student activity form Student workload
Summary student workload 76 h
Module ECTS credits 3 ECTS
Udział w zajęciach dydaktycznych/praktyka 32 h
Preparation for classes 30 h
Realization of independently performed tasks 14 h
Module content
Lectures (18h):

01. Przedmiot, wprowadzenie, motywacja, nieco historii
02. Język VHDL: jednostki projektowe, pojęcia leksykalne, instrukcje, typy danych
03. Język VHDL – zmienne, sygnały i symulacja
04. Język VHDL – synteza i implementacja
05. Język VHDL – weryfikacja
06. Przegląd architektur cyfrowych układów programowalnych – SPLD / CPLD
07. Układy FPGA – część 1 (przegląd architektur)
08. Układy FPGA – część 2 (systemy wbudowane)
09. Sprzętowe interfejsy sieciowe (TMAC)
10. Zawansowane metody projektowe systemów opartych na układach FPGA (interfejsy MATLAB/LabView) - 2g
11.Synteza w językach wysokiego poziomu – 2g
12. Zabezpieczenia konfiguracji układów FPGA – 2g
13. Podsumowanie, perspektywy rozwojowe - 2g

Laboratory classes (14h):

1. Wprowadzenie do laboratorium, baza sprzętowa, warunki zaliczenia
2. Środowisko AHDL – tutoriale: "HDL Entry and Simulation ", “State Machine Entry and Debugging”, “Mixed Mode Entry and Simulation”
3. Projekt szkoleniowy w VHDL – specyfikacja, weryfikacja, synteza i implementacja –
4. Projekt szkoleniowy w VHDL – preskaler, debouncer, testbench – operacje na plikach
5. Projekt szkoleniowy w VHDL – generator pakietów Ethernet na platformie NetFPGA
6. Interfejs Matlab/VHDL – sprzętowa implementacja filtru audio w układzie FPGA
7. Interfejs LabVIEW/VHDL – sprzętowa implementacja w układzie FPGA
8. Projekt szkoleniowy w Impuls C (High Level Synthesis)
9. Zakończenie – ocena pracy studentów

Additional information
Teaching methods and techniques:
  • Lectures: Treści prezentowane na wykładzie są przekazywane w formie prezentacji multimedialnej w połączeniu z klasycznym wykładem tablicowym wzbogaconymi o pokazy odnoszące się do prezentowanych zagadnień.
  • Laboratory classes: W trakcie zajęć laboratoryjnych studenci samodzielnie rozwiązują zadany problem praktyczny, dobierając odpowiednie narzędzia. Prowadzący stymuluje grupę do refleksji nad problemem, tak by otrzymane wyniki miały wysoką wartość merytoryczną.
Warunki i sposób zaliczenia poszczególnych form zajęć, w tym zasady zaliczeń poprawkowych, a także warunki dopuszczenia do egzaminu:

Participation rules in classes:
  • Lectures:
    – Attendance is mandatory: No
    – Participation rules in classes: Studenci uczestniczą w zajęciach poznając kolejne treści nauczania zgodnie z syllabusem przedmiotu. Studenci winni na bieżąco zadawać pytania i wyjaśniać wątpliwości. Rejestracja audiowizualna wykładu wymaga zgody prowadzącego.
  • Laboratory classes:
    – Attendance is mandatory: Yes
    – Participation rules in classes: Studenci wykonują ćwiczenia laboratoryjne zgodnie z materiałami udostępnionymi przez prowadzącego. Student jest zobowiązany do przygotowania się w przedmiocie wykonywanego ćwiczenia, co może zostać zweryfikowane kolokwium w formie ustnej lub pisemnej. Zaliczenie zajęć odbywa się na podstawie zaprezentowania rozwiązania postawionego problemu. Zaliczenie modułu jest możliwe po zaliczeniu wszystkich zajęć laboratoryjnych.
Method of calculating the final grade:

1. Warunkiem uzyskania pozytywnej oceny końcowej jest uzyskanie pozytywnej oceny z wykonania ćwiczeń laboratoryjnych.
2. Obliczamy średnią z zaliczenia ćwiczeń laboratoryjnych.
3. Wyznaczmy ocenę końcową na podstawie zależności:
jeśli średnia > 4,75 wtedy OK:=5,0 w przeciwnym przypadku
jeśli średnia > 4,25 wtedy OK:=4,5 w przeciwnym przypadku
jeśli średnia > 3,75 wtedy OK:=4,0 w przeciwnym przypadku
jeśli średnia > 3,25 wtedy OK:=3,5 w przeciwnym przypadku
OK:=3,0

Sposób i tryb wyrównywania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Prerequisites and additional requirements:

· Znajomość teorii układów logicznych
· Znajomość techniki cyfrowej

Recommended literature and teaching resources:

1. M. Zwoliński: „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL”, WKŁ
2. K. Skahill: „Język VHDL. Projektowanie programowalnych układów logicznych”, WNT
3. J. Bhasker: „A VHDL Synthesis primer”, AT&T
4. D. Naylor, S. Jones: „VHDL: A Logic Synthesis Approach”, Springer

Scientific publications of module course instructors related to the topic of the module:

Additional scientific publications not specified

Additional information:

None