Module also offered within study programmes:
General information:
Name:
Low-power embeded system design
Course of study:
2019/2020
Code:
IETP-1-704-n
Faculty of:
Computer Science, Electronics and Telecommunications
Study level:
First-cycle studies
Specialty:
-
Field of study:
Electronics and Telecommunications
Semester:
7
Profile of education:
Academic (A)
Lecture language:
Polish
Responsible teacher:
dr inż. Ireneusz Brzozowski (brzoza@agh.edu.pl)
Module summary

Zagadnienia dotyczące strat energii ich modelowania i redukowania w układach i systemach cyfrowych CMOS oraz systemach wbudowanych na przykładzie wybranego mikrokontrolera.

Description of learning outcomes for module
MLO code Student after module completion has the knowledge/ knows how to/is able to Connections with FLO Method of learning outcomes verification (form of completion)
Social competence: is able to
M_K001 Student rozumie potrzebę i zna możliwości ciągłego dokształcania się oraz podnoszenia swoich kompetencji zawodowych ETP1A_K04, ETP1A_K01 Execution of a project
M_K002 Student rozumie potrzebę formułowania i przekazywania społeczeństwu informacji i opinii dotyczących osiągnięć w zakresie redukcji strat energii i budowy urządzeń energooszczędnych ETP1A_K05 Execution of a project
Skills: he can
M_U001 Student umie wykorzystać sprzętowe i programowe mechanizmy zarządzania mocą w mikroprocesorze ETP1A_U03, ETP1A_U05, ETP1A_U02 Execution of a project,
Report
M_U002 Student potrafi przeanalizować i ocenić własności energetyczne układu cyfrowego CMOS oraz wskazać możliwości poprawy parametrów tego układu ETP1A_U03, ETP1A_U04, ETP1A_U06, ETP1A_U02 Execution of a project,
Report
M_U003 Student potrafi zaplanować proces testowania złożonego układu elektronicznego, oraz na podstawie wyników tych testów potrafi przygotować opracowanie zawierające omówienie tych wyników ETP1A_U11, ETP1A_U10, ETP1A_U09 Execution of a project,
Report
Knowledge: he knows and understands
M_W001 Student ma wiedzę nt. metod zarządzania mocą w systemach wbudowanych ETP1A_W14, ETP1A_W01, ETP1A_W06 Test
M_W002 Student zna i rozumie przyczyny strat energii w cyfrowych układach CMOS. Zna klasyfikację tych strat, ich podstawowe modele energetyczne oraz metody estymacji strat energii ETP1A_W01, ETP1A_W02 Test
M_W003 Student zna podstawowe metody redukcji strat energii w układach scalonych na różnych poziomach projektowania ETP1A_W08, ETP1A_W01 Test
Number of hours for each form of classes:
Sum (hours)
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
26 14 0 0 12 0 0 0 0 0 0 0
FLO matrix in relation to forms of classes
MLO code Student after module completion has the knowledge/ knows how to/is able to Form of classes
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
Social competence
M_K001 Student rozumie potrzebę i zna możliwości ciągłego dokształcania się oraz podnoszenia swoich kompetencji zawodowych - - - + - - - - - - -
M_K002 Student rozumie potrzebę formułowania i przekazywania społeczeństwu informacji i opinii dotyczących osiągnięć w zakresie redukcji strat energii i budowy urządzeń energooszczędnych - - - + - - - - - - -
Skills
M_U001 Student umie wykorzystać sprzętowe i programowe mechanizmy zarządzania mocą w mikroprocesorze - - - + - - - - - - -
M_U002 Student potrafi przeanalizować i ocenić własności energetyczne układu cyfrowego CMOS oraz wskazać możliwości poprawy parametrów tego układu - - - + - - - - - - -
M_U003 Student potrafi zaplanować proces testowania złożonego układu elektronicznego, oraz na podstawie wyników tych testów potrafi przygotować opracowanie zawierające omówienie tych wyników - - - + - - - - - - -
Knowledge
M_W001 Student ma wiedzę nt. metod zarządzania mocą w systemach wbudowanych + - - + - - - - - - -
M_W002 Student zna i rozumie przyczyny strat energii w cyfrowych układach CMOS. Zna klasyfikację tych strat, ich podstawowe modele energetyczne oraz metody estymacji strat energii + - - - - - - - - - -
M_W003 Student zna podstawowe metody redukcji strat energii w układach scalonych na różnych poziomach projektowania + - - - - - - - - - -
Student workload (ECTS credits balance)
Student activity form Student workload
Summary student workload 100 h
Module ECTS credits 4 ECTS
Udział w zajęciach dydaktycznych/praktyka 26 h
Preparation for classes 28 h
przygotowanie projektu, prezentacji, pracy pisemnej, sprawozdania 12 h
Realization of independently performed tasks 34 h
Module content
Lectures (14h):
  1. Przyczyny, modelowanie i estymacja strat energii w układach scalonych CMOS

    Źródła i rodzaje strat energii w układach CMOS. Modelowanie strat statycznych i dynamicznych. Metody estymacji strat energii w układach CMOS.

  2. Redukcja strat energii i optymalizacja układów

    Przegląd metod redukcji strat energii i projektowania energooszczędnych układów cyfrowych CMOS na poszczególnych poziomach projektowania: tranzystorów, bramek, bloków funkcjonalnych, architektury, systemu i oprogramowania. Optymalizacja układów kombinacyjnych i sekwencyjnych pod kątem redukcji poboru mocy. Energooszczędne magistrale. Pobór mocy a dystrybucja zegara w systemie. Bramkowanie zegara.

  3. Zarządzanie mocą

    Techniki zarządzania mocą. Dynamiczne skalowanie napięcia i częstotliwości. Zarządzanie mocą a straty upływności: tryby uśpienia, bramkowanie zasilania, bramkowanie zegara.

  4. Sprzętowa i programowa redukcja strat energii w mikroprocesorze

    Zarządzanie mocą w mikroprocesorze – rozwiązania sprzętowe i możliwości programowe. Architektura procesora i jego oprogramowanie a pobór energii i mocy. Programowanie mikroprocesorów zorientowane na energooszczędność.

Project classes (12h):
  1. Synteza logiczna układu o obniżonym poborze energii.

    Synteza logiczna układu kombinacyjnego i/lub sekwencyjnego, analiza aktywności i estymacja statycznych i dynamicznych strat energii, optymalizacja układu pod kątem redukcji strat energii z wykorzystaniem różnych technik, analiza efektywności zastosowanych metod projektowania energooszczędnych układów.

  2. Mechanizmy sprzętowego i programowego zarządzania mocą w dedykowanym mikroprocesorze

    Tworzenie energooszczędnych aplikacji dla dedykowanego mikroprocesora z wykorzystaniem sprzętowych mechanizmów zarządzania mocą. Analiza wpływu zastosowanych rozwiązań na straty energii.
    Projektowanie energooszczędnych aplikacji i analiza wpływu wybranego stylu programowania na pobór energii i chwilową moc strat w mikroprocesorze. Debugowanie „energetyczne” aplikacji.

Additional information
Teaching methods and techniques:
  • Lectures: Treści prezentowane na wykładzie są przekazywane w formie prezentacji multimedialnej w połączeniu z klasycznym wykładem tablicowym wzbogaconymi o pokazy odnoszące się do prezentowanych zagadnień.
  • Project classes: Studenci wykonują zadany projekt samodzielnie, bez większej ingerencji prowadzącego. Ma to wykształcić poczucie odpowiedzialności za pracę w grupie oraz odpowiedzialności za podejmowane decyzje.
Warunki i sposób zaliczenia poszczególnych form zajęć, w tym zasady zaliczeń poprawkowych, a także warunki dopuszczenia do egzaminu:

Warunkiem zaliczenia zajęć projektowych jest wykonanie wszystkich ćwiczeń przewidzianych harmonogramem i oddanie sprawozdań oraz wykonanie zadań projektowych. Ocena jest wystawiana na podstawie wyników realizacji projektów oraz sprawozdań.
Nabyta wiedza teoretyczna zostanie sprawdzona na kolokwium (również termin poprawkowy, ustalony w miarę potrzeb).

Participation rules in classes:
  • Lectures:
    – Attendance is mandatory: Yes
    – Participation rules in classes: Studenci uczestniczą w zajęciach poznając kolejne treści nauczania zgodnie z syllabusem przedmiotu. Studenci winni na bieżąco zadawać pytania i wyjaśniać wątpliwości. Rejestracja audiowizualna wykładu wymaga zgody prowadzącego.
  • Project classes:
    – Attendance is mandatory: Yes
    – Participation rules in classes: Studenci wykonują prace praktyczne mające na celu uzyskanie kompetencji zakładanych przez syllabus. Ocenie podlega sposób wykonania projektu oraz efekt końcowy.
Method of calculating the final grade:

1. Warunkiem uzyskania pozytywnej oceny końcowej jest uzyskanie pozytywnej oceny z ćwiczeń projektowych oraz kolokwium zaliczeniowego z teorii.
2. Ocena końcowa wystawiana jest na podstawie średniej ważonej ocen z ćwiczeń projektowych (70%) i kolokwium z teorii (30%) uzyskanych we wszystkich terminach z poszanowaniem Regulaminu Studiów AGH.
4. Jeżeli pozytywną ocenę z zajęć projektowych i kolokwium uzyskano w pierwszym terminie i dodatkowo student był aktywny na wykładach, to ocena końcowa może być podniesiona o 0,5.

Sposób i tryb wyrównywania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Nieobecności można odrobić z inną grupą, w miarę wolnych miejsc, lub w innym terminie ustalonym z osobą prowadząca zajęcia. W szczególnych, uzasadnionych, przypadkach istnieje możliwość indywidualnego ustalenia zasad odrabiania zaległości.

Prerequisites and additional requirements:

Znajomość techniki cyfrowej i mikroprocesorowej.
Znajomość projektowania układów scalonych w zakresie podstawowym.
Znajomość języków opisu sprzętu w zakresie podstawowym.

Recommended literature and teaching resources:

1. J. M. Rabaey, Low Power Design Essentials, New York: Springer, 2009.
2. A. Pal, Low-Power VLSI Circuits and Systems, New Delhi: Springer, 2015.
3. C. Piguet, Low-Power Electronics Design, Boca Raton: CRC Press, 2005.
4. S. Iman, M. Pedram, Logic Synthesis for Low Power VLSI Designs, Boston: Springer, 1998.
5. S. G. Narendra, A. Chandrakasan, Leakage in Nanometer CMOS Technologies, Boston: Springer, 2005.
6. M. Pedram, J. M. Rabaey, Power Aware Design Methodologies, Boston: Springer, 2002.
7. V. G. Oklobdzija, R. K. Krishnamurthy, High-Performance Energy-Efficient Microprocessor Design, Dordrecht: Springer, 2006.
8. K. Iniewski, CMOS Processors and Memories, Dordrecht: Springer, 2010.

Scientific publications of module course instructors related to the topic of the module:

1. I. Brzozowski, “Problem minimalizacji strat energii w cyfrowych układach VLSI”, praca doktorska, Kraków 2006.
2. I. Brzozowski, A. Kos, “A new approach to power estimation and reduction in CMOS digital circuits”, Integration, ISSN 0167-9260, 2008, vol. 41 s. 219–237.
3. W. Gelmuda, P. Bratek, A. Kos. "Jaszczurki zaciskają pasa: możliwości energooszczędnych mikrokontrolerów EFM32 w teorii i praktyce (cz. 1), Elektronika Praktyczna, ISSN 1230-3526, 2011, nr 4, s. 81–85.
4. W. Gelmuda, P. Bratek, A. Kos. "Jaszczurki zaciskają pasa: możliwości energooszczędnych mikrokontrolerów EFM32 w teorii i praktyce (cz. 2), Elektronika Praktyczna, ISSN 1230-3526, 2011, nr 5, s. 117–120.

Additional information:

W trakcie zajęć będzie stosowana metoda projektu oraz inne metody dydaktyczne poznane w projekcie POWR.03.04.00-00-D002/16, realizowanym w latach 2017-2019 na Wydziale Informatyki, Elektroniki i Telekomunikacji w ramach Programu Operacyjnego Wiedza Edukacja Rozwój 2014-2020.