Moduł oferowany także w ramach programów studiów:
Informacje ogólne:
Nazwa:
Integrated circuits and systems
Tok studiów:
2019/2020
Kod:
IETE-1-513-s
Wydział:
Informatyki, Elektroniki i Telekomunikacji
Poziom studiów:
Studia I stopnia
Specjalność:
-
Kierunek:
Electronics and Telecommunications
Semestr:
5
Profil:
Ogólnoakademicki (A)
Język wykładowy:
Angielski
Forma studiów:
Stacjonarne
Prowadzący moduł:
prof. dr hab. inż. Kos Andrzej (kos@agh.edu.pl)
Treści programowe zapewniające uzyskanie efektów uczenia się dla modułu zajęć

A student is able to perform complete design and test of integrated circuit. Also is able to choose proper technology which leads to minimization of production cost and power consumption.

Opis efektów uczenia się dla modułu zajęć
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Powiązania z KEU Sposób weryfikacji i oceny efektów uczenia się osiągniętych przez studenta w ramach poszczególnych form zajęć i dla całego modułu zajęć
Wiedza: zna i rozumie
M_W001 1. A student has general knowledge of the design of newest generation integrated circuits topography using full-custom method, i.e. bottom-up. He knows different types of technologies with considering possibilities of their various applications. ETE1A_W01 Kolokwium
M_W002 3. A student has knowledge on fabrication of integrated circuits. He knows differences in build and parameters of discrete and integrated transistors. ETE1A_W05 Kolokwium
M_W003 2. A student has knowledge in scope of MOS transistor parameters dependences on its layout. He understands influence of particular geometrical parameter changes on the transistor electrical parameters. ETE1A_W02 Kolokwium
Umiejętności: potrafi
M_U001 1. A student is able to design a layout of simple CMOS integrated circuit, check of design rules and to change of geometrical parameters on electrical using design software of CADENCE. ETE1A_U08 Projekt
M_U002 2. A student is able to choose proper technology to implement a given project taking into consideration physical parameters, fabrication costs, reliability, etc. ETE1A_U08 Projekt
Kompetencje społeczne: jest gotów do
M_K001 1. A student understands the importance of non-technical responsibility aspects of electronic engineer work, of particular relevance with respect to humans, animals and the whole environment. ETE1A_K04 Aktywność na zajęciach
Liczba godzin zajęć w ramach poszczególnych form zajęć:
SUMA (godz.)
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
44 20 0 24 0 0 0 0 0 0 0 0
Matryca kierunkowych efektów uczenia się w odniesieniu do form zajęć i sposobu zaliczenia, które pozwalają na ich uzyskanie
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Forma zajęć dydaktycznych
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
Wiedza
M_W001 1. A student has general knowledge of the design of newest generation integrated circuits topography using full-custom method, i.e. bottom-up. He knows different types of technologies with considering possibilities of their various applications. + - + - - - - - - - -
M_W002 3. A student has knowledge on fabrication of integrated circuits. He knows differences in build and parameters of discrete and integrated transistors. + - - - - - - - - - -
M_W003 2. A student has knowledge in scope of MOS transistor parameters dependences on its layout. He understands influence of particular geometrical parameter changes on the transistor electrical parameters. + - + - - - - - - - -
Umiejętności
M_U001 1. A student is able to design a layout of simple CMOS integrated circuit, check of design rules and to change of geometrical parameters on electrical using design software of CADENCE. + - + - - - - - - - -
M_U002 2. A student is able to choose proper technology to implement a given project taking into consideration physical parameters, fabrication costs, reliability, etc. + - - - - - - - - - -
Kompetencje społeczne
M_K001 1. A student understands the importance of non-technical responsibility aspects of electronic engineer work, of particular relevance with respect to humans, animals and the whole environment. + - + - - - - - - - -
Nakład pracy studenta (bilans punktów ECTS)
Forma aktywności studenta Obciążenie studenta
Sumaryczne obciążenie pracą studenta 100 godz
Punkty ECTS za moduł 4 ECTS
Udział w zajęciach dydaktycznych/praktyka 44 godz
Przygotowanie do zajęć 20 godz
przygotowanie projektu, prezentacji, pracy pisemnej, sprawozdania 10 godz
Samodzielne studiowanie tematyki zajęć 26 godz
Szczegółowe treści kształcenia w ramach poszczególnych form zajęć (szczegółowy program wykładów i pozostałych zajęć)
Wykład (20h):

1. Integrated circuits creation – from idea to tests
Idea. Schematic and preliminary simulations. Layout design and geometrical rules check. Extraction of fundamental elements and comparison with schematic. Extraction of fundamental and parasitic elements and simulation. Fabrication and testing of the finished structure. Summary. Exercises.

2. CMOS integrated circuits
MOS transistors. Differences between discrete transistor and integrated one. Parasitic capacitance in CMOS circuits. Digital circuits parameters:
- Transient characteristic
- Fan-in and fan-out of a gate
- Dynamic properties
- Energy consumption
- Delay-Power product
Basic CMOS elements:
- Inverter
- NAND gate
- NOR gate
- AOI and OAI gate
- XOR gate
- Transmission gate
- Three-state buffer
- Latches and flip-flops

3. Software for hierarchical design of integrated circuits
General rules for using of CADENCE software package.

4. Design of IC with bottom-up method
Schematic of a circuit – from transistors to a circuit. Functional verification. Layout creation:
- Design rules, that is, compromise between yield of production and system performance
- Electrical parameters of layers
- Interconnections between IC and outside world
- Exemplary layouts
Layout verification and sending to fabrication.

Ćwiczenia laboratoryjne (24h):

Laboratory

1. Design of an inverter – get acquainted with full CMOS IC design flow with bottom-up method in CADENCE environment
Schematic creation, choosing of elements parameters for obtain given assumptions (e.g. work frequency, energy consumption, area of design). Layout creation, verification of design and electrical rules meeting, layout validity by comparison with schematic (LVS). Extraction of basic and parasitic elements and simulation of the circuit in conditions close to reality.

2. Design of basic logic gates
Selection of gates parameters to satisfy given requirements (e.g. time and/or energy parameters, area of circuit).

3. Design of integrated functional blocks
Design of circuits with given functional properties with hierarchical method using.

Pozostałe informacje
Metody i techniki kształcenia:
  • Wykład: Treści prezentowane na wykładzie są przekazywane w formie prezentacji multimedialnej w połączeniu z klasycznym wykładem tablicowym wzbogaconymi o pokazy odnoszące się do prezentowanych zagadnień.
  • Ćwiczenia laboratoryjne: W trakcie zajęć laboratoryjnych studenci samodzielnie rozwiązują zadany problem praktyczny, dobierając odpowiednie narzędzia. Prowadzący stymuluje grupę do refleksji nad problemem, tak by otrzymane wyniki miały wysoką wartość merytoryczną.
Warunki i sposób zaliczenia poszczególnych form zajęć, w tym zasady zaliczeń poprawkowych, a także warunki dopuszczenia do egzaminu:

Zasady udziału w zajęciach:
  • Wykład:
    – Obecność obowiązkowa: Nie
    – Zasady udziału w zajęciach: Studenci uczestniczą w zajęciach poznając kolejne treści nauczania zgodnie z syllabusem przedmiotu. Studenci winni na bieżąco zadawać pytania i wyjaśniać wątpliwości. Rejestracja audiowizualna wykładu wymaga zgody prowadzącego.
  • Ćwiczenia laboratoryjne:
    – Obecność obowiązkowa: Tak
    – Zasady udziału w zajęciach: Studenci wykonują ćwiczenia laboratoryjne zgodnie z materiałami udostępnionymi przez prowadzącego. Student jest zobowiązany do przygotowania się w przedmiocie wykonywanego ćwiczenia, co może zostać zweryfikowane kolokwium w formie ustnej lub pisemnej. Zaliczenie zajęć odbywa się na podstawie zaprezentowania rozwiązania postawionego problemu. Zaliczenie modułu jest możliwe po zaliczeniu wszystkich zajęć laboratoryjnych.
Sposób obliczania oceny końcowej:

1. Warunkiem uzyskania pozytywnej oceny końcowej jest uzyskanie pozytywnej oceny z laboratorium oraz zaliczenie wykładu.
2. Obliczamy średnią ważoną z ocen z laboratorium (40%) i egzaminu (60%).
3. Wyznaczmy ocenę końcową na podstawie zależności:
if sr>4.75 then OK:=5.0 else
if sr>4.25 then OK:=4.5 else
if sr>3.75 then OK:=4.0 else
if sr>3.25 then OK:=3.5 else OK:=3
4. Jeżeli pozytywną ocenę z laboratorium uzyskano w pierwszym terminie i dodatkowo student był aktywny na wykładach, to ocena końcowa jest podnoszona o 0.5.

Sposób i tryb wyrównywania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Wymagania wstępne i dodatkowe, z uwzględnieniem sekwencyjności modułów :

- Fundamentals of Physics,
- Electronic devices,
- Basic electronic circuits creation

Zalecana literatura i pomoce naukowe:

1. A. Gołda, A. Kos, Projektowanie układów scalonych CMOS, WKŁ, Warszawa, 2010,
2. N.H.E. Weste, D.M. Harris, Integrated Circuit Design, Pearson, Boston, 2011.

Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu:

1 Mikuła S. De Mey G., Kos A., Asynchronous control of modules activity in integrated systems for reducing peak temperature, Elsevier, Integration the VLSI journal 41, 2008, pp. 447-458

2 Mikuła. S., Kos A., Thermal Dynamics of Multicore Integrated Systems, IEEE Trans. On Components and Packaging Technologies, Vol. 33, No. 3, September 2010, pp. 524-534

3 Brzozowski I., Kos A., Low-power logic design based on gate driving way considering interconnections capacitances, Electrical Review, 2010, 86, nr 11a, pp. 102-106

4 Mikuła. S., Kos A., Analysis of integrated circuits thermal dynamics with point heating time, ELSEVIER, Microelectronics Journal, vol. 42, iss. 1, 2011, pp. 1-11

5 Jabłoński M, De Mey G., Kos A., Quad confoguration for improved thermal design of cascode current mirror, Electronics Letters, 19th January 2012, Vol. 48, No. 2, pp. 80-82

6 Boroń K., Kos A., Thermal model of selected parts of human hand and thermal touch screen for the blind, Metrology and Measurement Systems, Vol. XIX (2012), No. 3, pp. 593-602.

7 Gelmuda W. Kos A., Designing low-power embedded systems, Electronics World, Vol. 118, Issue 1915, July 2012, pp.18-20

8 Frankiewicz M., Kos A., Overheat protection circuit for high frequency processors, Bulletin of the Polish Academy of Science Technical Sciences, Vol. 60, No. 1, 2012, pp.55-59

9 De Mey G., Bogusławski B., Kos A., Unstable Inverse Heat Transfer Problems in Microelectronics, Acta Physica Polonica A, Vol. 123 (2013), No.4, pp.637-641

Informacje dodatkowe:

Brak