Moduł oferowany także w ramach programów studiów:
Informacje ogólne:
Nazwa:
Hardware acceleration of telecommunication protocols
Tok studiów:
2019/2020
Kod:
IETE-2-204-s
Wydział:
Informatyki, Elektroniki i Telekomunikacji
Poziom studiów:
Studia II stopnia
Specjalność:
-
Kierunek:
Electronics and Telecommunications
Semestr:
2
Profil:
Ogólnoakademicki (A)
Język wykładowy:
Angielski
Forma studiów:
Stacjonarne
Prowadzący moduł:
dr inż. Rajda Paweł J. (pjrajda@agh.edu.pl)
Treści programowe zapewniające uzyskanie efektów uczenia się dla modułu zajęć

Opis efektów uczenia się dla modułu zajęć
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Powiązania z KEU Sposób weryfikacji i oceny efektów uczenia się osiągniętych przez studenta w ramach poszczególnych form zajęć i dla całego modułu zajęć
Wiedza: zna i rozumie
M_W001 The student knows how the advanced digital electronic circuits are designed. He knows the ways of modeling and simulation of such systems. He is familiar with the implementation of large embedded systems in programmable systems. ETE2A_W01 Wykonanie ćwiczeń laboratoryjnych
M_W002 The student is familiar with the architectures used to implement basic algorithms in hardware (including data transmission), mathematical functions and operators. ETE2A_W05 Wykonanie ćwiczeń laboratoryjnych
M_W003 The student understands the principles of the design of digital electronic systems for programmable embedded systems. He knows what methods are used to implement the algorithm in a digital system with the desired parameters. ETE2A_W04 Wykonanie ćwiczeń laboratoryjnych
Umiejętności: potrafi
M_U001 Student is able to optimize and improve digital electronic hardware architectures to achieve better operational parameters. ETE2A_U07 Wykonanie ćwiczeń laboratoryjnych
M_U002 The student is able to design, simulate, run and test advanced electronic digital circuits, with particular emphasis on systems dedicated to the tasks and custom algorithms. ETE2A_U05 Wykonanie ćwiczeń laboratoryjnych
Kompetencje społeczne: jest gotów do
M_K001 The student understands the need and knows the possibility of continuous training and upgrading of professional skills. ETE2A_K01 Wykonanie ćwiczeń laboratoryjnych
M_K002 The student is aware of and understands the importance and impact of non-technical aspects of engineering activities, including its impact on the environment, and thus the responsibility for decisions. ETE2A_K02 Wykonanie ćwiczeń laboratoryjnych
M_K003 The student is aware of the importance of acting in a professional manner and respect the rules of professional ethics. ETE2A_K02 Wykonanie ćwiczeń laboratoryjnych
Liczba godzin zajęć w ramach poszczególnych form zajęć:
SUMA (godz.)
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
56 28 0 28 0 0 0 0 0 0 0 0
Matryca kierunkowych efektów uczenia się w odniesieniu do form zajęć i sposobu zaliczenia, które pozwalają na ich uzyskanie
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Forma zajęć dydaktycznych
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
Wiedza
M_W001 The student knows how the advanced digital electronic circuits are designed. He knows the ways of modeling and simulation of such systems. He is familiar with the implementation of large embedded systems in programmable systems. + - + - - - - - - - -
M_W002 The student is familiar with the architectures used to implement basic algorithms in hardware (including data transmission), mathematical functions and operators. + - + - - - - - - - -
M_W003 The student understands the principles of the design of digital electronic systems for programmable embedded systems. He knows what methods are used to implement the algorithm in a digital system with the desired parameters. + - + - - - - - - - -
Umiejętności
M_U001 Student is able to optimize and improve digital electronic hardware architectures to achieve better operational parameters. + - + - - - - - - - -
M_U002 The student is able to design, simulate, run and test advanced electronic digital circuits, with particular emphasis on systems dedicated to the tasks and custom algorithms. + - + - - - - - - - -
Kompetencje społeczne
M_K001 The student understands the need and knows the possibility of continuous training and upgrading of professional skills. + - + - - - - - - - -
M_K002 The student is aware of and understands the importance and impact of non-technical aspects of engineering activities, including its impact on the environment, and thus the responsibility for decisions. + - + - - - - - - - -
M_K003 The student is aware of the importance of acting in a professional manner and respect the rules of professional ethics. + - + - - - - - - - -
Nakład pracy studenta (bilans punktów ECTS)
Forma aktywności studenta Obciążenie studenta
Sumaryczne obciążenie pracą studenta 101 godz
Punkty ECTS za moduł 4 ECTS
Udział w zajęciach dydaktycznych/praktyka 56 godz
Przygotowanie do zajęć 30 godz
Samodzielne studiowanie tematyki zajęć 15 godz
Szczegółowe treści kształcenia w ramach poszczególnych form zajęć (szczegółowy program wykładów i pozostałych zajęć)
Wykład (28h):

01. Subject, introduction, motivation, a bit of history – 2h
02. VHDL language: design units, lexical units, instructions, data types – 6h
03. VHDL language: variables, signals and simulation – 2h
04. VHDL language: synthesis and implementation – 2h
05. VHDL language: verification – 2h
06. Overview of programmable digital architectures – SPLD / CPLD – 2h
07. FPGAs – Part 1 (architectures overview) – 2h
08. FPGAs – Part 2 (embedded systems) – 2h
09. Hardware interfaces (TMAC) – 2h
10. Design method for advanced FPGA-based systems ( MATLAB / LabView interfaces) – 2h
11. High level synthesis ​​- 2h
12. FPGA configuration security – 2h
13. Summary, development perspectives – 2h

Ćwiczenia laboratoryjne (28h):

1. Introduction to laboratory environment, credits – 2h
2. AHDL environment – tutorials: “Entry HDL and Simulation”, “State Machine Entry and Debugging”, “Mixed Mode Entry and Simulation” – 6h
3. Training project in VHDL – specification, verification, synthesis and implementation – 6h
4. Training project in VHDL – prescaler, debouncer, testbench – file operations – 2h
5. Training project in VHDL – Ethernet packet generator on the NetFPGA platform – 4h
6. Matlab / VHDL interface – hardware implementation of audio filter in the FPGA – 2h
7. LabVIEW / VHDL interface – hardware implementation in FPGA – 2h
8. Training project in Impulse C (High Level Synthesis) – 4h
9. Credits – 2h

Pozostałe informacje
Metody i techniki kształcenia:
  • Wykład: Treści prezentowane na wykładzie są przekazywane w formie prezentacji multimedialnej w połączeniu z klasycznym wykładem tablicowym wzbogaconymi o pokazy odnoszące się do prezentowanych zagadnień.
  • Ćwiczenia laboratoryjne: W trakcie zajęć laboratoryjnych studenci samodzielnie rozwiązują zadany problem praktyczny, dobierając odpowiednie narzędzia. Prowadzący stymuluje grupę do refleksji nad problemem, tak by otrzymane wyniki miały wysoką wartość merytoryczną.
Warunki i sposób zaliczenia poszczególnych form zajęć, w tym zasady zaliczeń poprawkowych, a także warunki dopuszczenia do egzaminu:

Zasady udziału w zajęciach:
  • Wykład:
    – Obecność obowiązkowa: Nie
    – Zasady udziału w zajęciach: Studenci uczestniczą w zajęciach poznając kolejne treści nauczania zgodnie z syllabusem przedmiotu. Studenci winni na bieżąco zadawać pytania i wyjaśniać wątpliwości. Rejestracja audiowizualna wykładu wymaga zgody prowadzącego.
  • Ćwiczenia laboratoryjne:
    – Obecność obowiązkowa: Tak
    – Zasady udziału w zajęciach: Studenci wykonują ćwiczenia laboratoryjne zgodnie z materiałami udostępnionymi przez prowadzącego. Student jest zobowiązany do przygotowania się w przedmiocie wykonywanego ćwiczenia, co może zostać zweryfikowane kolokwium w formie ustnej lub pisemnej. Zaliczenie zajęć odbywa się na podstawie zaprezentowania rozwiązania postawionego problemu. Zaliczenie modułu jest możliwe po zaliczeniu wszystkich zajęć laboratoryjnych.
Sposób obliczania oceny końcowej:

1. In order to obtain a credit student has to obtain a positive assessment of the laboratory exercises.
2. The average of the laboratory exercises credits is calculated.
3. The Final Credit is determined, based on the formula:
if the average> 4.75 then FC = 5.0 otherwise
if you mean> 4.25 then FC = 4.5 otherwise
if the average> 3.75 then FC = 4.0 otherwise
if average> 3.25 then FC = 3.5 otherwise
FC = 3.0

Sposób i tryb wyrównywania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Wymagania wstępne i dodatkowe, z uwzględnieniem sekwencyjności modułów :

· Knowledge of the logic theory
· Knowledge of digital techniques

Zalecana literatura i pomoce naukowe:

1. M. Zwoliński: „Digital System Design with VHDL”, Prentice Hall
2. K. Skahill: „VHDL for Programmable Logic”, Addison-Wesley Publishing
3. J. Bhasker: „A VHDL Synthesis primer”, AT&T
4. D. Naylor, S. Jones: „VHDL: A Logic Synthesis Approach”, Springer

Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu:

Nie podano dodatkowych publikacji

Informacje dodatkowe:

Brak