Moduł oferowany także w ramach programów studiów:
Informacje ogólne:
Nazwa:
Scalone układy i systemy elektroniczne
Tok studiów:
2019/2020
Kod:
IETP-1-517-s
Wydział:
Informatyki, Elektroniki i Telekomunikacji
Poziom studiów:
Studia I stopnia
Specjalność:
-
Kierunek:
Elektronika i Telekomunikacja
Semestr:
5
Profil:
Ogólnoakademicki (A)
Język wykładowy:
Polski
Forma studiów:
Stacjonarne
Strona www:
 
Prowadzący moduł:
prof. dr hab. inż. Kos Andrzej (kos@agh.edu.pl)
Treści programowe zapewniające uzyskanie efektów uczenia się dla modułu zajęć

Celem modułu jest nauczenie studentów podstaw projektowania scalonych układów elektronicznych. W ramach zajęć studenci zdobywają wiedzę przydatną w praktyce inżynierskiej.

Opis efektów uczenia się dla modułu zajęć
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Powiązania z KEU Sposób weryfikacji i oceny efektów uczenia się osiągniętych przez studenta w ramach poszczególnych form zajęć i dla całego modułu zajęć
Wiedza: zna i rozumie
M_W001 Student posiada wiedzę w zakresie projektowania topografii układów scalonych najnowszych generacji metodą full custom, czyli od szczegółu do ogółu. Zna różne typy technologii uwzględniające możliwości różnych zastosowań. ETP1A_W05, ETP1A_W13, ETP1A_W16 Wynik testu zaliczeniowego
M_W002 Student rozumie ważność aspektu pozatechnicznej odpowiedzialności pracy inżyniera elektronika, w szczególności odnoszenie się z szacunkiem do ludzi, zwierząt i całego środowiska naturalnego. ETP1A_K02 Wynik testu zaliczeniowego
M_W003 Student posiada wiedzę w zakresie zależności parametrów fizycznych tranzystora MOS od topografii tego tranzystora. Rozumie jak zmiana poszczególnego parametru geometrycznego wpłynie na zmianę konkretnego parametru lub parametrów fizycznych. ETP1A_W05, ETP1A_W13 Wynik testu zaliczeniowego
Umiejętności: potrafi
M_U001 Student umie wyjaśnić przyczynę powstałych w trakcie projektowania błędów i potrafi je usunąć. ETP1A_U06 Wynik testu zaliczeniowego
M_U002 Student potrafi zaprojektować topografię prostego układu scalonego CMOS, sprawdzić spełnienie reguł projektowych oraz dokonać zamiany parametrów geometrycznych na parametry elektryczne przy użyciu pakietu programowego CADENCE. ETP1A_U12, ETP1A_U13 Wynik testu zaliczeniowego
Kompetencje społeczne: jest gotów do
M_K001 Student rozumie potrzebę i zna możliwości permanentnego dokształcania się, podnoszenia swojej wiedzy i kompetencji zawodowych. ETP1A_K01 Wynik testu zaliczeniowego
Liczba godzin zajęć w ramach poszczególnych form zajęć:
SUMA (godz.)
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
44 20 0 24 0 0 0 0 0 0 0 0
Matryca kierunkowych efektów uczenia się w odniesieniu do form zajęć i sposobu zaliczenia, które pozwalają na ich uzyskanie
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Forma zajęć dydaktycznych
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
Wiedza
M_W001 Student posiada wiedzę w zakresie projektowania topografii układów scalonych najnowszych generacji metodą full custom, czyli od szczegółu do ogółu. Zna różne typy technologii uwzględniające możliwości różnych zastosowań. + - - - - - - - - - -
M_W002 Student rozumie ważność aspektu pozatechnicznej odpowiedzialności pracy inżyniera elektronika, w szczególności odnoszenie się z szacunkiem do ludzi, zwierząt i całego środowiska naturalnego. + - - - - - - - - - -
M_W003 Student posiada wiedzę w zakresie zależności parametrów fizycznych tranzystora MOS od topografii tego tranzystora. Rozumie jak zmiana poszczególnego parametru geometrycznego wpłynie na zmianę konkretnego parametru lub parametrów fizycznych. + - - - - - - - - - -
Umiejętności
M_U001 Student umie wyjaśnić przyczynę powstałych w trakcie projektowania błędów i potrafi je usunąć. - - + - - - - - - - -
M_U002 Student potrafi zaprojektować topografię prostego układu scalonego CMOS, sprawdzić spełnienie reguł projektowych oraz dokonać zamiany parametrów geometrycznych na parametry elektryczne przy użyciu pakietu programowego CADENCE. - - + - - - - - - - -
Kompetencje społeczne
M_K001 Student rozumie potrzebę i zna możliwości permanentnego dokształcania się, podnoszenia swojej wiedzy i kompetencji zawodowych. + - + - - - - - - - -
Nakład pracy studenta (bilans punktów ECTS)
Forma aktywności studenta Obciążenie studenta
Sumaryczne obciążenie pracą studenta 75 godz
Punkty ECTS za moduł 3 ECTS
Udział w zajęciach dydaktycznych/praktyka 44 godz
przygotowanie projektu, prezentacji, pracy pisemnej, sprawozdania 15 godz
Samodzielne studiowanie tematyki zajęć 11 godz
Dodatkowe godziny kontaktowe 5 godz
Szczegółowe treści kształcenia w ramach poszczególnych form zajęć (szczegółowy program wykładów i pozostałych zajęć)
Wykład (20h):

Zajęcia w ramach modułu prowadzone są w formie wykładu oraz ćwiczeń laboratoryjnych

Wykłady

1. Wytwarzanie układów scalonych – od pomysłu do testów.
Pomysł. Schemat i symulacje wstępne. Projektowanie topografii i sprawdzanie reguł geometrycznych. Ekstrakcja elementów podstawowych i porównanie ze schematem. Ekstrakcja elementów podstawowych i pasożytniczych oraz przeprowadzenie symulacji. Fabrykacja i testy gotowej struktury. Podsumowanie. Zadania.

2. Układy scalone CMOS
Tranzystor MOS. Różnice pomiędzy tranzystorem dyskretnym, a tranzystorem jako elementem układu scalonego. Pasożytnicze pojemności w układach CMOS. Parametry układów cyfrowych:
- Charakterystyka przejściowa
- Obciążalność bramki
- Właściwości dynamiczne
- Konsumpcja energii
- Współczynnik Delay-Power Product (DP)
Podstawowe elementy CMOS:
- Inwerter
- Bramka NAND
- Bramka NOR
- Bramki AOI i OAI
- Bramka XOR
- Bramka transmisyjna
- Bufor trójstanowy
- Przerzutniki

3. Oprogramowanie wspierające hierarchiczne projektowanie układów scalonych
Ogólne zasady posługiwania się pakietem programowym CADENCE

4. Projektowanie układów scalonych metodą od szczegółu do ogółu
Schemat układu – od tranzystorów do układu. Weryfikacja funkcjonalna. Tworzenie topografii:
- Reguły projektowe, czyli kompromis uzysku produkcji i wydajności systemu
- Parametry elektryczne warstw
- Połączenia układu scalonego ze światem zewnętrznym
- Przykładowe topografie.
Weryfikacja topografii i wysłanie projektu do produkcji.

Ćwiczenia laboratoryjne (24h):

1. Projekt inwertera – zapoznanie się z pełnym cyklem projektowania układów scalonych CMOS techniką bottom-up (od szczegółu do ogółu) w środowisku CADENCE.
Tworzenie schematu, dobór parametrów elementów w celu osiągnięcia określonych założeń (np. częstotliwość pracy, pobór energii, powierzchnia układu). Tworzenie topografii, weryfikacja spełnienia reguł projektowych i elektrycznych, weryfikacja poprawności topografii poprzez porównanie ze schematem. Ekstrakcja elementów podstawowych oraz pasożytniczych i przeprowadzenie symulacji działania układu w warunkach bliskich rzeczywistości.

2. Projekt podstawowych bramek logicznych.
Dobór parametrów elementów bramek dla spełnienia zadanych wymogów (np. parametry czasowe i/lub energetyczne, powierzchnia układu).

3. Projekt scalonych bloków funkcjonalnych.
Projektowanie układu o zadanych własnościach funkcjonalnych z wykorzystaniem hierarchii.

Pozostałe informacje
Metody i techniki kształcenia:
  • Wykład: Treści prezentowane na wykładzie są przekazywane w formie prezentacji multimedialnej w połączeniu z klasycznym wykładem tablicowym wzbogaconymi o pokazy odnoszące się do prezentowanych zagadnień.
  • Ćwiczenia laboratoryjne: W trakcie zajęć laboratoryjnych studenci samodzielnie rozwiązują zadany problem praktyczny, dobierając odpowiednie narzędzia. Prowadzący stymuluje grupę do refleksji nad problemem, tak by otrzymane wyniki miały wysoką wartość merytoryczną.
Warunki i sposób zaliczenia poszczególnych form zajęć, w tym zasady zaliczeń poprawkowych, a także warunki dopuszczenia do egzaminu:

Zaliczenie ćwiczeń laboratoryjnych na podstawie wyników kolokwiów oraz realizacji projektów.

Zasady udziału w zajęciach:
  • Wykład:
    – Obecność obowiązkowa: Nie
    – Zasady udziału w zajęciach: Studenci uczestniczą w zajęciach poznając kolejne treści nauczania zgodnie z syllabusem przedmiotu. Studenci winni na bieżąco zadawać pytania i wyjaśniać wątpliwości. Rejestracja audiowizualna wykładu wymaga zgody prowadzącego.
  • Ćwiczenia laboratoryjne:
    – Obecność obowiązkowa: Tak
    – Zasady udziału w zajęciach: Studenci wykonują ćwiczenia laboratoryjne zgodnie z materiałami udostępnionymi przez prowadzącego. Student jest zobowiązany do przygotowania się w przedmiocie wykonywanego ćwiczenia, co może zostać zweryfikowane kolokwium w formie ustnej lub pisemnej. Zaliczenie zajęć odbywa się na podstawie zaprezentowania rozwiązania postawionego problemu. Zaliczenie modułu jest możliwe po zaliczeniu wszystkich zajęć laboratoryjnych.
Sposób obliczania oceny końcowej:

Warunkiem uzyskania pozytywnej oceny końcowej jest uzyskanie pozytywnej oceny z laboratorium i zaliczenie wykładu.

Sposób i tryb wyrównywania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Samouczenie się i indywidualna praca w laboratorium.

Wymagania wstępne i dodatkowe, z uwzględnieniem sekwencyjności modułów :

- Podstawy fizyki,
- Elementy elektroniczne,
- Tworzenie podstawowych układów elektronicznych,
- Technika cyfrowa.

Zalecana literatura i pomoce naukowe:

1. A. Gołda, A. Kos, Projektowanie układów scalonych CMOS, WKiŁ, Warszawa, 2010
2. M. Patyra,, Projektowanie układów MOS w technice VLSI, WNT, Warszawa, 1993
3. N.H.E. Weste, K. Eshranghian, Principlies of CMOS VLSI Design, Addison-Wesley Publishing Company,
Santa Clara, CA, 1998
4. R.L. Geiger, P.E. Allen, N.R. Strader, VLSI Design Techniques for Analog and Digital Circuits, McGraw- Hill Publishing Company, New York, 1990.
5. N.H.E. Weste, D.M. Harris, Integrated Circuit Design, Fourth Edition, Pearson, Boston, 2011.

Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu:

1. A. Gołda, A. Kos, Projektowanie układów scalonych CMOS, WKiŁ, Warszawa, 2010

Informacje dodatkowe:

Brak