Moduł oferowany także w ramach programów studiów:
Informacje ogólne:
Nazwa:
Architektura procesorów i systemów dla grafiki
Tok studiów:
2019/2020
Kod:
EINF-2-101-GK-s
Wydział:
Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej
Poziom studiów:
Studia II stopnia
Specjalność:
Grafika komputerowa
Kierunek:
Informatyka
Semestr:
1
Profil:
Ogólnoakademicki (A)
Język wykładowy:
Polski
Forma studiów:
Stacjonarne
Strona www:
 
Prowadzący moduł:
Byrski Jędrzej (jbyrski@agh.edu.pl)
Treści programowe zapewniające uzyskanie efektów uczenia się dla modułu zajęć

W ramach zajęć studenci zapoznają się z różnymi architekturami kart graficznych oraz procesorów oraz z architekturą CUDA.

Opis efektów uczenia się dla modułu zajęć
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Powiązania z KEU Sposób weryfikacji i oceny efektów uczenia się osiągniętych przez studenta w ramach poszczególnych form zajęć i dla całego modułu zajęć
Wiedza: zna i rozumie
M_W001 Student ma wiedzę na temat rozwoju i stanu aktualnego w zakresie architektur procesorów oraz procesorów graficznych; poczynając od najprostszych stosowanych np. w telefonach aż do koprocesorów GPU. INF2A_W03, INF2A_W05, INF2A_W07 Egzamin
M_W002 Student zapozna się ze strukturę i architekturą wielkich systemów do obliczeń oraz superkomputerów. INF2A_W03, INF2A_W05, INF2A_W07, INF2A_W02 Egzamin
M_W003 Student ma wiedzę, w którą stronę rozwija się nowoczesna grafika komputerowa na polu procesorów i obliczeń. INF2A_W03, INF2A_W05, INF2A_W07 Egzamin
Umiejętności: potrafi
M_U001 Student umie utworzć zrównoleglony algorytm rozwiazujący dany problem z wykorzystaniem koprocesora GPU. INF2A_U03, INF2A_U06 Egzamin
Liczba godzin zajęć w ramach poszczególnych form zajęć:
SUMA (godz.)
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
28 28 0 0 0 0 0 0 0 0 0 0
Matryca kierunkowych efektów uczenia się w odniesieniu do form zajęć i sposobu zaliczenia, które pozwalają na ich uzyskanie
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Forma zajęć dydaktycznych
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
Wiedza
M_W001 Student ma wiedzę na temat rozwoju i stanu aktualnego w zakresie architektur procesorów oraz procesorów graficznych; poczynając od najprostszych stosowanych np. w telefonach aż do koprocesorów GPU. + - - - - - - - - - -
M_W002 Student zapozna się ze strukturę i architekturą wielkich systemów do obliczeń oraz superkomputerów. + - - - - - - - - - -
M_W003 Student ma wiedzę, w którą stronę rozwija się nowoczesna grafika komputerowa na polu procesorów i obliczeń. + - - - - - - - - - -
Umiejętności
M_U001 Student umie utworzć zrównoleglony algorytm rozwiazujący dany problem z wykorzystaniem koprocesora GPU. + - - - - - - - - - -
Nakład pracy studenta (bilans punktów ECTS)
Forma aktywności studenta Obciążenie studenta
Sumaryczne obciążenie pracą studenta 80 godz
Punkty ECTS za moduł 3 ECTS
Udział w zajęciach dydaktycznych/praktyka 28 godz
Przygotowanie do zajęć 14 godz
przygotowanie projektu, prezentacji, pracy pisemnej, sprawozdania 6 godz
Samodzielne studiowanie tematyki zajęć 30 godz
Egzamin lub kolokwium zaliczeniowe 2 godz
Szczegółowe treści kształcenia w ramach poszczególnych form zajęć (szczegółowy program wykładów i pozostałych zajęć)
Wykład (28h):
Tematyka wykładów

1. Historia rozwoju wyspecjalizowanych architektur komputerowych dla potrzeb grafiki.
2. Obliczenia w grafice komputerowej (GPU) versus obliczenia w procesorze centralnym (CPU) i wpływ tej różnicy na rozejście się dróg rozwojowych GPU i CPU.
3. Architektura pierwszych stacji roboczych dla potrzeb grafiki komputerowej i ich rozwój.
4. Pierwsze karty graficzne dla komputerów PC i ich rozwój.
5 Osobny GPU czy funkcje GPU wbudowane do CPU.
6. Koncepcja architektur dla potrzeb CUDA oraz OpenCL
7.Teoretyczne podstawy tworzenia oprogramowania w architekturze CUDA
8. Rozwój architektur graficznych w sprzęcie mobilnym typu smartfon, tablet.
9. Architektury superkomputerów.
10. Komputery kwantowe
11. Przewidywane kierunki rozwoju.

Pozostałe informacje
Metody i techniki kształcenia:
  • Wykład: Treści prezentowane na wykładzie są przekazywane w formie prezentacji multimedialnej w połączeniu z klasycznym wykładem tablicowym wzbogaconymi o pokazy odnoszące się do prezentowanych zagadnień.
Warunki i sposób zaliczenia poszczególnych form zajęć, w tym zasady zaliczeń poprawkowych, a także warunki dopuszczenia do egzaminu:

Obecność na 50% wykładów, przygotowanie prezentacji, 3 terminy egzaminu, możliwość zdawania egzaminu w terminie zerowym.

Zasady udziału w zajęciach:
  • Wykład:
    – Obecność obowiązkowa: Nie
    – Zasady udziału w zajęciach: Studenci uczestniczą w zajęciach poznając kolejne treści nauczania zgodnie z syllabusem przedmiotu. Studenci winni na bieżąco zadawać pytania i wyjaśniać wątpliwości. Rejestracja audiowizualna wykładu wymaga zgody prowadzącego.
Sposób obliczania oceny końcowej:

Wynik egzamin 70% , ocena prezentacji 30%

Sposób i tryb wyrównywania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Zapoznanie się z tematyka omawiana na opuszczonych zajęciach.

Wymagania wstępne i dodatkowe, z uwzględnieniem sekwencyjności modułów :

Brak

Zalecana literatura i pomoce naukowe:

Slajdy z wykładu
CUDA w przykładach. Wprowadzenie do ogólnego programowania procesorów GPU
GPUGems

Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu:

Finite memory non-asymptotic parameter identifier algorithm for detection of model rapid changes and faults / W. BYRSKI, J. BYRSKI / MMAR 2006
Metody i algorytmy ze skończoną pamięcią dla dokładnego odtwarzania stanu — Finite memory algorithms for exact state reconstruction / W. BYRSKI, J. BYRSKI / Automatyka : półrocznik Akademii Górniczo-Hutniczej im. Stanisława Staszica w Krakowie — 2006 t. 10 z. 3 s. 167–180
Design and implementation of a new algorithm for fast diagnosis of step changes in parameters of continuous systems / J. BYRSKI, W. BYRSKI / SAFEPROCESS 2012

Informacje dodatkowe:

Brak