Moduł oferowany także w ramach programów studiów:
Informacje ogólne:
Nazwa:
Design of CMOS Integrated Circuits
Tok studiów:
2019/2020
Kod:
JMNB-1-011-s
Wydział:
Fizyki i Informatyki Stosowanej
Poziom studiów:
Studia I stopnia
Specjalność:
-
Kierunek:
Mikro- i nanotechnologie w biofizyce
Semestr:
0
Profil:
Ogólnoakademicki (A)
Język wykładowy:
Angielski
Forma studiów:
Stacjonarne
Strona www:
 
Prowadzący moduł:
prof. dr hab. inż. Idzik Marek (idzik@fis.agh.edu.pl)
Treści programowe zapewniające uzyskanie efektów uczenia się dla modułu zajęć

The course allows you to acquire practical skills in the basic design of integrated digital and analog circuits.

Opis efektów uczenia się dla modułu zajęć
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Powiązania z KEU Sposób weryfikacji i oceny efektów uczenia się osiągniętych przez studenta w ramach poszczególnych form zajęć i dla całego modułu zajęć
Wiedza: zna i rozumie
M_W001 Knowledge of basics of analog and digital electronics design. -- Znajomość podstaw projektowania analogowych i cyfrowych układów elektronicznych. MNB1A_W02, MNB1A_W01 Wykonanie ćwiczeń laboratoryjnych,
Wykonanie projektu,
Sprawozdanie,
Odpowiedź ustna,
Egzamin
M_W002 Knowledge of operation of selected electronic circuits. -- Zna podstawy działania wybranych układów elektronicznych. MNB1A_W01, MNB1A_W04 Wykonanie ćwiczeń laboratoryjnych,
Wykonanie projektu,
Sprawozdanie,
Egzamin
Umiejętności: potrafi
M_U001 Student is able to design selected electronic circuit. -- Student potrafi zaprojektować wybrany układ elektroniczny. MNB1A_U01, MNB1A_U10, MNB1A_U02 Wykonanie ćwiczeń laboratoryjnych,
Wykonanie projektu
M_U002 Student is able to perform DC, AC and transient simulation of electronic circuit. -- Student potrafi przeprowadzić symulacje DC, AC, Transient obwodu elektronicznego. MNB1A_U04, MNB1A_U01, MNB1A_U02 Wykonanie ćwiczeń laboratoryjnych,
Wykonanie projektu
Kompetencje społeczne: jest gotów do
M_K001 Student is able to make communicative presentation of his project. -- Student umie przedstawić wykonany projekt w sposób komunikatywnej prezentacji. MNB1A_K05, MNB1A_K01, MNB1A_K04 Sprawozdanie,
Projekt,
Prezentacja,
Odpowiedź ustna,
Aktywność na zajęciach
M_K002 Student is able to work in a team. Student is able to self-gain konowledge and abilities necessary in the project task. -- Student potrafi pracować w zespole projektowym. Potrafi samodzielnie zdobyć odpowiednią wiedzę i umiejętności niezbędne do realizacji jego części zadania zespołowego. MNB1A_K05, MNB1A_K01, MNB1A_K04 Udział w dyskusji,
Odpowiedź ustna,
Aktywność na zajęciach
Liczba godzin zajęć w ramach poszczególnych form zajęć:
SUMA (godz.)
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
60 15 0 30 15 0 0 0 0 0 0 0
Matryca kierunkowych efektów uczenia się w odniesieniu do form zajęć i sposobu zaliczenia, które pozwalają na ich uzyskanie
Kod MEU Student, który zaliczył moduł zajęć zna i rozumie/potrafi/jest gotów do Forma zajęć dydaktycznych
Wykład
Ćwicz. aud
Ćwicz. lab
Ćw. proj.
Konw.
Zaj. sem.
Zaj. prakt
Zaj. terenowe
Zaj. warsztatowe
Prace kontr. przejść.
Lektorat
Wiedza
M_W001 Knowledge of basics of analog and digital electronics design. -- Znajomość podstaw projektowania analogowych i cyfrowych układów elektronicznych. + - - + - - - - - - -
M_W002 Knowledge of operation of selected electronic circuits. -- Zna podstawy działania wybranych układów elektronicznych. + - - + - - - - - - -
Umiejętności
M_U001 Student is able to design selected electronic circuit. -- Student potrafi zaprojektować wybrany układ elektroniczny. - - + + - - - - - - -
M_U002 Student is able to perform DC, AC and transient simulation of electronic circuit. -- Student potrafi przeprowadzić symulacje DC, AC, Transient obwodu elektronicznego. - - + + - - - - - - -
Kompetencje społeczne
M_K001 Student is able to make communicative presentation of his project. -- Student umie przedstawić wykonany projekt w sposób komunikatywnej prezentacji. - - + + - - - - - - -
M_K002 Student is able to work in a team. Student is able to self-gain konowledge and abilities necessary in the project task. -- Student potrafi pracować w zespole projektowym. Potrafi samodzielnie zdobyć odpowiednią wiedzę i umiejętności niezbędne do realizacji jego części zadania zespołowego. - - + + - - - - - - -
Nakład pracy studenta (bilans punktów ECTS)
Forma aktywności studenta Obciążenie studenta
Sumaryczne obciążenie pracą studenta 150 godz
Punkty ECTS za moduł 5 ECTS
Udział w zajęciach dydaktycznych/praktyka 60 godz
Przygotowanie do zajęć 15 godz
przygotowanie projektu, prezentacji, pracy pisemnej, sprawozdania 60 godz
Samodzielne studiowanie tematyki zajęć 15 godz
Szczegółowe treści kształcenia w ramach poszczególnych form zajęć (szczegółowy program wykładów i pozostałych zajęć)
Wykład (15h):

Lectures discuss following topics:
- tools for design of electronic circuits (Cadence),
- selected topics from analog circuits design (e.g. transistors, operational amplifiers, stability, compensation),
- selected topics from mixed-mode circuits design (e.g. DAC converters),
- selected topics from digital circuit designs (e.g. simple FSM).
- design of layout of electronic circuit

Na wykładzie omawiane są następujące zagadnienia:
- narzędzia do projektowania układów elektronicznych (pakiet Cadence),
- wybrane zagadnienia z projektowania układów elektronicznych analog (np. tranzystory, wzmacniacze operacyjne, stabilność i kompensacja),
- wybrane zagadnienia z projektowania układów elektronicznych typu mixed-mode, digital (np. przetworniki DAC),
- wybrane zagadnienia z projektowania układów elektronicznych typu digital (np. prosty FSM),
- projektowanie masek technologicznych (layout) układu scalonego.

Ćwiczenia laboratoryjne (30h):

Laboratory courses include:
- learning of how to use the Cadence package to design electronic circuits,
- DC, AC and transient simulation of simple electronic circuits,
- design of technological masks of simple electronic systems,
- execution of a complete project (schematic, simulation, layout) of the selected analogue electronic circuit (eg, operational amplifier),
- basic design of digital circuits.


Ćwiczenia laboratoryjne obejmują:
- poznanie i nauczenie się posługiwania pakietem Cadence, służącym do projektowania układów elektronicznych,
- wykonanie symulacji DC, AC oraz transient prostych układów elektronicznych,
- wykonanie masek technologicznych prostych układów elektronicznych,
- wykonanie pełnego projektu (schemat, symulacje, layout) wybranego analogowego układu elektronicznego (np. wzmacniacza operacyjnego),
- podstawy projektowania układów cyfrowych.

Ćwiczenia projektowe (15h):

Project includes:
- execution of the complete design (schematic, simulation, layout) of the selected electronic circuit (eg DAC).


Ćwiczenia projektowe obejmują:
- wykonanie pełnego projektu (schemat, symulacje, layout) wybranego układu elektronicznego (np. przetwornika DAC).

Pozostałe informacje
Metody i techniki kształcenia:
  • Wykład: Treści prezentowane na wykładzie są przekazywane w formie prezentacji multimedialnej w połączeniu z klasycznym wykładem tablicowym wzbogaconymi o pokazy odnoszące się do prezentowanych zagadnień.
  • Ćwiczenia laboratoryjne: W trakcie zajęć laboratoryjnych studenci samodzielnie rozwiązują zadany problem praktyczny, dobierając odpowiednie narzędzia. Prowadzący stymuluje grupę do refleksji nad problemem, tak by otrzymane wyniki miały wysoką wartość merytoryczną.
  • Ćwiczenia projektowe: Studenci wykonują zadany projekt samodzielnie, bez większej ingerencji prowadzącego. Ma to wykształcić poczucie odpowiedzialności za pracę w grupie oraz odpowiedzialności za podejmowane decyzje.
Warunki i sposób zaliczenia poszczególnych form zajęć, w tym zasady zaliczeń poprawkowych, a także warunki dopuszczenia do egzaminu:

Obecność na wykładzie: zgodnie z Regulaminem Studiów AGH.
Warunkiem dopuszczenia do egzaminu jest uzyskanie wszystkich zaliczeń cząstkowych (ćwiczenia, laboratoria, projekt).
Ćwiczenia rachunkowe, zajęcia laboratoryjne, projektowe: Podstawowym terminem uzyskania zaliczenia jest koniec zajęć w danym semestrze. Student może przystąpić do poprawkowego zaliczenia.
Student który bez usprawiedliwienia opuścił więcej niż 10% zajęć i jego cząstkowe wyniki w nauce były negatywne może zostać pozbawiony, przez prowadzącego zajęcia, możliwości poprawkowego zaliczania zajęć.

Zasady udziału w zajęciach:
  • Wykład:
    – Obecność obowiązkowa: Nie
    – Zasady udziału w zajęciach: Studenci uczestniczą w zajęciach poznając kolejne treści nauczania zgodnie z syllabusem przedmiotu. Studenci winni na bieżąco zadawać pytania i wyjaśniać wątpliwości. Rejestracja audiowizualna wykładu wymaga zgody prowadzącego.
  • Ćwiczenia laboratoryjne:
    – Obecność obowiązkowa: Tak
    – Zasady udziału w zajęciach: Studenci wykonują ćwiczenia laboratoryjne zgodnie z materiałami udostępnionymi przez prowadzącego. Student jest zobowiązany do przygotowania się w przedmiocie wykonywanego ćwiczenia, co może zostać zweryfikowane kolokwium w formie ustnej lub pisemnej. Zaliczenie zajęć odbywa się na podstawie zaprezentowania rozwiązania postawionego problemu. Zaliczenie modułu jest możliwe po zaliczeniu wszystkich zajęć laboratoryjnych.
  • Ćwiczenia projektowe:
    – Obecność obowiązkowa: Tak
    – Zasady udziału w zajęciach: Studenci wykonują prace praktyczne mające na celu uzyskanie kompetencji zakładanych przez syllabus. Ocenie podlega sposób wykonania projektu oraz efekt końcowy.
Sposób obliczania oceny końcowej:

The final grade (OK) is calculated as a weighted average of laboratory (L) and project (P) scores:
OK = 0.3 x L + 0.7 x P
Obtaining a Positive Evaluation (OK) requires all positive partial evaluations (L, P).

Ocena końcowa (OK) obliczana jest jako średnia ważona ocen z laboratorium (L) oraz projektu (P):
OK = 0.3 x L + 0.7 x P
Uzyskanie pozytrywnej oceny (OK) wymaga uzyskania wszystkich pozytywnych ocen cząstkowych (L, P).

Sposób i tryb wyrównywania zaległości powstałych wskutek nieobecności studenta na zajęciach:

Zajęcia laboratoryjne komputerowe, projektowe:
Nieobecność na zajęciach laboratoryjnych wymaga od studenta samodzielnego opanowania przerabianego na tych zajęciach materiału.
Student który bez usprawiedliwienia opuścił więcej niż 10% zajęć i jego cząstkowe wyniki w nauce były negatywne może zostać pozbawiony, przez prowadzącego zajęcia, możliwości wyrównania zaległości.

Obecność na wykładzie: zgodnie z Regulaminem Studiów AGH.

Wymagania wstępne i dodatkowe, z uwzględnieniem sekwencyjności modułów :

Knowledge of basic electronic circuits.

Znajomość podstawowych układów elektronicznych na poziomie zgodnym z przedmiotem „Układy elektroniczne”.

Zalecana literatura i pomoce naukowe:

B. Razavi “Design of analog CMOS integrated circuits”

Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu:

C. Abellan Beteta, S. Bugiel, R. Dasgupta, M. Firlej, T. Fiutowski, M. Idzik, C. Kane, J. Moron, K. Swientek, J. Wang, 8-channel prototype of SALT readout ASIC for Upstream Tracker in the upgraded LHCb experiment, JINST 12 (2017) C02007

S. Bugiel, R. Dasgupta, M. Firlej, T. Fiutowski, M. Idzik, M. Kopeć, J. Moroń, K. Świentek, Ultra-Low Power Fast Multi-Channel 10-Bit ADC ASIC for Readout of Particle Physics Detectors, IEEE Transactions on Nuclear Science, vol 63, no 5 pp. 2622-2631

Sz. Bugiel, R. Dasgupta, M. Firlej, T. Fiutowski, M. Idzik, M. Kuczynska, J. Moron, K. Swientek, T. Szumlak, SALT, a dedicated readout chip for high precision tracking silicon strip detectors at the LHCb Upgrade, JINST 11 (2016) C02028M

D. Przyborowski, T. Fiutowski, M. Idzik, M. Kajetanowicz, G. Korcyl, P. Salabura, J. Smyrski, P. Strzempek, K. Swientek, P. Terlecki, J. Tokarz, Development of a dedicated front-end electronics for straw tube trackers in the PANDA experiment, Journal of Instrumentation, JINST 11 P08009 2016

M. Firlej, T. Fiutowski, M. Idzik, J. Moron, K. Swientek, Development of a low power Delay-Locked Loop in two 130 nm CMOS technologies, JINST 11 (2016) C02027

Firlej, T Fiutowski, M Idzik, J Moron, K Swientek, A wide range ultra-low power Phase-Locked Loop with automatic frequency setting in 130 nm CMOS technology for data serialisation, JINST 10 (2015)P12015, 1-16

M. Firlej, T. Fiutowski, M. Idzik, S. Kulis, J. Moron, K. Swientek, A fast, ultra-low and frequency-scalable power consumption, 10-bit SAR ADC for particle physics detectors, JINST 10 (2015) P11012

M. Firlej, T. Fiutowski, M. Idzik, J. Moroń and K. Świentek, Development of scalable frequency and power Phase-Locked Loop in 130 nm CMOS technology, Journal of Instrumentation, JINST 9 C02006, February 2014

M. Firlej, T. Fiutowski, M. Idzik, J. Moroń and K. Świentek, A fast, low-power, 6-bit SAR ADC for readout of strip detectors in the LHCb Upgrade experiment, Journal of Instrumentation, JINST 9 P07006, July 2014

M. Firlej, T. Fiutowski, M. Idzik, J. Moron, K. Swientek, A fast, low-power, multichannel 6-bit ADC ASIC with data serialisation, Proceedings of Science by SISSA, PoS(TIPP2014)

D. Przyborowski, M. Idzik, Development of Low-Power Small-Area L-2L CMOS DACs for multichannel readout systems, Journal of Instrumentation, JINST 7 C01026, January 2012

J Moron, M Firlej, M Idzik, Development of low power Phase-Locked Loop (PLL) and PLL-based transceiver, Journal of Instrumentation, JINST 7 C01099, January 2012

Sz. Kulis, A. Matoga, M. Idzik, K. Świentek, T. Fiutowski, D. Przyborowski, A general purpose multichannel readout system for radiation detectors, Journal of Instrumentation, JINST 7 T01004, January 2012

M. Idzik, K. Świentek, T. Fiutowski, S. Kulis, D. Przyborowski, A 10-bit Multichannel Digitizer ASIC for Detectors in Particle Physics Experiments, IEEE Transaction on Nuclear Science, vol. 59, no 2, pp. 294-302, 2012

Sz. Kulis, M. Idzik, Triggerless Readout with Time and Amplitude Reconstruction of Event Based on Deconvolution Algorithm, Acta Physica Polonica B, Proceedings Supplement, Vol. 4, No. 1 p.49-58, 2011

J. Moroń, M. Firlej, M. Idzik, Development of Fast Transceiver for Serial Data Transmission in Luminosity Detector at Future Linear Collider, Acta Physica Polonica B, Proceedings Supplement, Vol. 4, No. 1 p.41-48, 2011

M. Idzik, K. Swientek, T. Fiutowski, S. Kulis, P. Ambalathankandy, A power scalable 10-bit pipeline ADC for Luminosity Detector at ILC, JINST 6 P01004 2011

M Idzik, K Swientek, Sz. Kulis, Development of pipeline ADC for the Luminosity Detector at ILC, JINST 5 P04006 2010

D. Przyborowski, M. Idzik, A 10-bit Low-Power Small-Area High-Swing CMOS DAC, IEEE Transactions on Nuclear Science, Vol. 57, No 1, pp 292-299, 2010

M. Idzik, Sz. Kulis, D. Przyborowski, Development of front-end electronics for the luminoisty detector at ILC, Nucl. Instr. and Meth. A 608 (2009) pp.169-174

P. Gryboś, M. Idzik, P. Maj, Noise optimization of charge amplifiers with MOS input transistors operating in moderate inversion region for short peaking times, IEEE Transactions on Nuclear Science (2007) vol. 54 no. 3, 555–560

P. Grybos, M. Idzik, A. Skoczen, Design of low noise charge amplifier in sub-micron technology for fast shaping time, Analog Integr Circ S 49 (2): 107-114 Nov 2006

Informacje dodatkowe:

I – Sposób i tryb wyrównania zaległości powstałych wskutek nieobecności studenta na zajęciach:

zajęcia laboratoryjne, komputerowe, projektowe, seminaryjne:
Nieobecność na jednych zajęciach laboratoryjnych wymaga od studenta samodzielnego opanowania przerabianego na tych zajęciach materiału. Nieobecność na więcej niż jednych zajęciach wymaga od studenta samodzielnego opanowania przerabianego na tych zajęciach materiału i jego zaliczenia w formie pisemnej w wyznaczonym przez prowadzącego terminie, lecz nie później jak w ostatnim tygodniu trwania zajęć.
Student który bez usprawiedliwienia opuścił więcej niż 10% zajęć i jego cząstkowe wyniki w nauce były negatywne może zostać pozbawiony, przez prowadzącego zajęcia, możliwości wyrównania zaległości.

Obecność na wykładzie: zgodnie z Regulaminem Studiów AGH.

II – Zasady zaliczania zajęć:

zajęcia laboratoryjne, komputerowe, projektowe: Podstawowym terminem uzyskania zaliczenia jest koniec zajęć w danym semestrze. Student może przystąpić do poprawkowego zaliczenia.
Student który bez usprawiedliwienia opuścił więcej niż 10% zajęć i jego cząstkowe wyniki w nauce były negatywne może zostać pozbawiony, przez prowadzącego zajęcia, możliwości poprawkowego zaliczania zajęć.